英特尔18A-P进入风险量产，性能提升9%、热阻降低40%

在 2026 年超大规模集成电路研讨会（VLSI Symposium）上，英特尔晶圆代工（Intel Foundry）公布了其制程路线图及长期创新研发投入的最新进展。官方披露，英特尔 18A 系列首款性能增强版本Intel 18A-P已进入风险试产阶段，进度完全符合去年向客户与合作伙伴公布的时间规划。

英特尔晶圆代工执行副总裁兼总经理纳加・钱德拉塞卡兰（Naga Chandrasekaran）表示：“本次我们在 VLSI 大会上发布的各项技术进展，向英特尔晶圆代工的客户与合作伙伴传递了明确信号：我们将长期深耕前沿制程创新。芯片制程迭代是一场漫长征程，尽管仍有大量研发工作待完成，但我们很高兴能对外分享 Intel 18A-P 的落地进度与远期研发布局。”

英特尔晶圆代工通过晶体管、金属互连、设计工艺协同优化三大维度，让 Intel 18A-P 在性能、功耗与设计灵活性上实现全面提升。代工团队工程师在大会上详细介绍了以下技术突破：

1. 相较基础版 Intel 18A，Intel 18A-P 在同等功耗下性能提升 9%，或同等性能下功耗降低 18%，同时热学特性优化、设计自由度更高；
   
2. 推出全新Power Boost双接触低阻晶体管方案，在电容不变的前提下提升驱动电流、拉高运行频率；
3. 依托新材料与结构设计创新，热阻降低 20%~40%；
4. 通过几何结构与材料优化，芯片层间垂直通孔（Via）电阻下降 10%~30%；
5. 对 PMOS 晶体管采用应变工程提升载流子迁移率，电流导通效率大幅改善；
6. 新增低功耗、高性能两类晶体管选型；
7. 在超低阈值电压（ULVT）与低阈值电压（LVT）之间新增第五档逻辑阈值电压组合，给设计师更多速度与功耗的平衡选择；
8. Intel 18A-P 与初代 Intel 18A 设计规则完全兼容，现有知识产权（IP）与设计流程可直接复用；
9. 和 Intel 18A 保持一致，提供 180 纳米、160 纳米两种标准单元高度，多晶硅接触间距为 50 纳米。
   

英特尔晶圆代工已于去年依托 Intel 18A 实现环绕栅极晶体管（GAA）与背面供电（BSPD）量产落地。本次大会研发团队阐述，两项核心技术将成为下一代逻辑芯片性能、能效与微缩迭代的底层支撑：

1. 英特尔晶圆代工副总裁、院士埃里克・卡尔（Eric Karl）在特邀报告中量化验证了背面供电 + 环绕栅极架构的综合优势：对比传统正面互连方案，芯片布线面积缩减 11%，动态电压压降抑制十倍，最高可提升 6% 工作频率，或是降低 15% 以上动态功耗；
2. 英特尔晶圆代工硅片与平台工程部 Manju Shamanna 分享了基于 GAA + 背面供电工艺流片的 CPU 内核实测数据：低压区间频率提升潜力显著，在约 0.5V 低压下频率提升近 30%，同时压降（IR Drop）更小，整机运行能效更高。

英特尔晶圆代工同步展出多项支撑未来芯片微缩的长线前沿技术研发进展：

互补场效应晶体管（CFET）：英特尔成功制备单片集成 CFET 反相器，NMOS 与 PMOS 器件垂直堆叠，栅极间距达 45 纳米。该垂直器件架构为 GAA 之后逻辑芯片持续微缩提供可行路线；

氮化镓硅基单片集成电源管理工艺：完成 300mm 晶圆氮化镓功率器件与硅逻辑单片集成流片，片内集成约千门数字控制电路。同一套制程即可实现高性能功率器件搭配大规模数字控制单元，降低整机系统复杂度；

钌金属减法式互连 + 气隙集成工艺：完成工艺验证。相比传统铜互连，整体电容最高降低约 35%，运行频率明显提升，为后续金属线宽持续缩小、改善 RC 延迟瓶颈提供成熟方案。