二维芯片，新突破！

一项全新研究证实：极致微缩后的二维半导体纳米带可实现更高导通电流、更陡峭开关特性与更低接触电阻，推翻了“极窄沟道必然劣化器件性能”的固有认知。

《自然·通讯》近期刊发一篇研究论文，科研团队证实：在实验测试区间内，将单层过渡金属硫族化合物（TMD）纳米带晶体管的沟道宽度缩小至30–40纳米区间，不仅不会损耗器件性能，反而能实现性能提升，大幅拉高导通电流密度，同时优化静电调控能力，为未来极致微缩电子器件铺平道路。

一、二维纳米带微缩面临的行业难题

数十年来，硅基晶体管持续尺寸缩减推动了现代电子产业发展；但当器件尺度进入纳米级后，传统平面晶体管架构遭遇难以突破的物理极限。为延续摩尔定律、提升芯片器件密度与性能，环绕栅极（GAA）纳米带、互补场效应晶体管（CFET）等三维晶体管架构成为极具前景的技术路线。

这类新型架构的核心要求，是将沟道宽度缩减至几十纳米，以此缩小器件占用面积、强化栅极静电控制能力。单层过渡金属硫族化合物（TMD）属于原子级超薄二维半导体，其表面天然钝化、本体厚度极薄，天生适配极致微缩场景，是上述先进架构的核心备选材料。

但过往绝大多数相关研究，都聚焦微米级宽沟道TMD器件，极窄尺度下的器件特性长期缺乏系统性探索。

二、纳米带制备工艺与表征测试

本研究系统探究单层TMD纳米带场效应晶体管（FET）在沟道宽度极致微缩后的性能变化，以二硫化钼（MoS₂）作为核心研究体系，并将实验结论拓展至n型二硫化钨（WS₂）、p型二硒化钨（WSe₂）器件。研究团队制备出最小宽度约35 nm的纳米带，沟道长度区间为55–75 nm。

制备流程

1. 基底薄膜制备：采用分子束外延法生长2英寸单层MoS₂、WS₂薄膜；化学气相沉积法制备2英寸单层MoS₂、WSe₂薄膜，随后将薄膜转移至局部底栅衬底。
2. 图形刻蚀：采用经过工艺优化的氯气/氧气等离子刻蚀制备纳米带，可形成边缘平滑、尺寸极窄的图形，同时保证晶体结构完整。
3. 电极制备：电子束光刻同步定义纳米带图形与源漏电极；电极选用金属镍，保障载流子高效注入，同时实验全程关注电极带来的性能波动问题。
4. 栅介质层沉积：采用原子层沉积工艺制备超薄氧化铪（HfO₂）栅介质层——MoS₂器件采用低温3 nm介质，WS₂、WSe₂器件采用高温6 nm介质，以此实现强静电约束、提升栅控能力。

全套表征手段

1. 形貌观测：扫描电子显微镜（SEM）、原子力显微镜（AFM），验证纳米带尺寸均匀度与轮廓形貌；
2. 材料光学/晶体检测：拉曼光谱、光致发光（PL）面扫描，分析晶体完整度与纳米带边缘光学特性；
3. 电学性能测试：真空环境下借助半导体参数分析仪测试转移、输出特性，提取导通电流密度、亚阈值摆幅、阈值电压、接触电阻、有效迁移率等核心器件指标；
4. 接触电阻定量分析：传输长度法（TLM）测试结构，精准测算接触电阻数值；
5. 仿真辅助验证：半导体工艺仿真（TCAD）匹配实验数据，还原窄纳米带内部电场分布与载流子浓度分布。

三、性能提升内在机理

实验证实：在本次研究的尺度范围内，将单层MoS₂纳米带场效应晶体管的沟道宽度大幅缩小，器件性能不降反升。当沟道宽度从约540 nm缩减至35 nm时，器件导通电流密度中位数提升42%，亚阈值摆幅下降16%（开关陡峭度显著优化）。

其中性能最优的MoS₂纳米带器件，在漏源电压1 V、过驱动电压2.5 V条件下，峰值电流密度接近995微安/微米，远超同等沟道尺寸的多数单层TMD器件。拉曼、光致发光等结构光学表征证明：刻蚀成型后的纳米带晶体完整性、光学品质未受损，边缘缺陷极少。

团队推测性能提升部分源于刻蚀过程中氧元素掺入，可钝化硫空位带来的带隙中间陷阱态；TCAD仿真也显示，栅压作用下纳米带边缘电场强度、载流子浓度显著提升，栅极对沟道的静电控制能力大幅增强。

接触电阻大幅降低是性能跃升的核心因素（尤其对短沟道、电极限制型器件）：宽沟道器件接触电阻约860欧姆·微米，窄纳米带可降至270欧姆·微米。原因在于：纳米带边缘在电极载流子注入中的占比大幅提升，侧接触注入效率更高；同时栅极电场更易穿透电极周边区域，传输长度法（TLM）定量验证了该机制。实验中仅有效载流子迁移率小幅下降约24%，诱因是边缘粗糙度散射与残余陷阱态，但这一损耗完全被其他性能增益覆盖。

研究团队基于这套工艺，进一步制备出高性能互补型纳米带场效应管，分别采用p型WSe₂、n型WS₂材料，并配套优化栅介质方案。为提升良率，WSe₂纳米带宽度设定为80 nm；经一氧化氮掺杂后的WSe₂ p型晶体管开关特性陡峭，导通电流可达357微安/微米，证明该纳米带技术路线可广泛适配各类单层过渡金属硫族化合物电子器件。

四、对下一代电子产业的价值意义

本研究完整验证：将单层过渡金属硫族化合物纳米带晶体管沟道极致缩窄至30–40 nm区间，不仅不会损害纳米电子器件所需的关键性能指标，反而能全方位优化器件表现。

若要推进器件进一步微缩至10 nm以下尺度，必须实现边缘平滑、钝化完善的超窄纳米带；该尺度下边缘粗糙度、缺陷散射效应会持续加剧，或将抵消35 nm尺度观测到的全部性能优势。总体而言，该研究确立了沟道宽度是纳米器件设计的核心关键参数，为二维半导体纳米带赋能下一代三维架构高性能电子芯片开辟了全新技术路径。