为何选用裸芯片？分立半导体裸片解决空间与电气设计难题

Central Semiconductor（隶属AEM集团）新产品开发经理Nick Perosino近期开展线上研讨会，讲解如何利用裸芯片解决分立功率器件设计中的空间、电气与散热难题。本文阐述了设计工程师为何需要重点关注裸芯片，以及其在机械结构和电气性能层面能带来哪些实际增益。

问：“裸芯片”具体指什么？它有哪些形态？

答：裸芯片是半导体器件内部芯片的统称，特指硅基芯片；若是宽禁带半导体，则包括硅基氮化镓芯片、碳化硅芯片。这只是行业内对器件内部裸片的通用叫法。

裸芯片的形态十分多样，适配不同使用场景，主要包括：未切割晶圆、载带上切割完成的裸片、凝胶包装裸片、UV解粘膜载带裸片，以及托盘装载裸片，以上这些都属于裸芯片范畴。不同形态也直接关系到产品可制造性，企业采用手动、半自动还是全自动组装工艺，是选择裸芯片形态、规划芯片取放与贴装方式的首要考量因素。

问：裸芯片主要可以解决哪三大核心问题？

答：裸芯片能够针对性解决机械结构、电气性能、散热三大类问题。其中结构层面的改善效果直观，核心就是缩减占用空间；电气与散热性能的提升则更多取决于具体应用方案。

市面上的成品器件均采用标准化封装、固定装配形式，而使用裸芯片，工程师可自主设计装配方案，结合自身产品需求做性能优化，充分释放器件潜力。通用厂商的产品面向海量应用场景与不同客户，无法为单一需求定制设计。选用裸芯片，能让企业对自身产品与应用方案拥有最高把控度。

问：在实际电路设计中，裸芯片能实现多大程度的面积缩减？

答：我们以经典的双向升降压转换器为例测算。电路中每颗功率管搭配一路单通道门极驱动器，共使用4颗MOSFET与4路驱动芯片。其中MOSFET采用TO-252封装，门极驱动器采用SOIC-8封装。本次测算仅统计有源半导体器件，不含栅极电阻、自举电容、滤波电容、电感等无源元件。按照规范间距与标准焊盘布局设计，整套器件最小占用面积约42毫米×32毫米。

若替换为裸芯片方案：选用4颗40V/105A规格、尺寸1.75毫米×1毫米的MOSFET，以及尺寸1.5毫米见方的门极驱动器，集成至混合封装腔体内，同时纳入栅极电阻与电感。最终整体尺寸仅为6.7毫米×12.3毫米。横向长度约为原方案的三分之一，纵向宽度约为原方案的五分之一。这是我从业中接触过的真实案例，客户原本使用传统封装器件，在改用混合集成裸芯片方案后，设备空间得到大幅优化。

问：为何封装器件会引入寄生电阻？这一影响实际有多大？

答：封装寄生参数中，影响最大的是键合线布局。键合线会额外引入电阻与杂散电感，这对开关类电路设计尤为不利，极易产生各类瞬态干扰与电压尖峰。

以常见的SOT-23封装为例，器件采用两根1密耳铜键合线与铜引线框架，属于行业通用标准结构。对于1A规格二极管，封装寄生带来的额外压降约10毫伏；在多器件并联、需要严格匹配寄生参数的场景下，这一偏差会直接导致方案失效。同款结构的MOSFET，寄生电阻会增加10毫欧，额外阻抗十分可观。10毫欧的寄生电阻，会让器件最大通流能力下降10安培以上。

问：在不改变封装占位面积的前提下，能否有效降低寄生参数？

答：采用裸芯片并进行混合集成设计，可沿用原有引线框架焊盘，不会增加封装面积，同时依旧保留键合工艺。我们可以做简单升级：将1密耳铜键合线更换为2密耳规格，并把键合线数量增至四根。多条线路并联可分流减阻，有效降低整体系统阻抗。

通用厂商一般不会做这类调整：其产品面向十余类应用场景、上百家客户，现有标准化结构可满足75%用户需求，且在成本、供应链层面达到最优，因此没有改动的动力。而你的产品，或许恰好属于剩余25%对性能有特殊要求的场景。

借助裸芯片自主设计，可将寄生参数降至原先的五分之一：MOSFET额外寄生电阻仅2毫欧，二极管额外正向压降仅2毫伏。2毫伏的压降基本可以忽略不计；2毫欧电阻，也只会让MOSFET最大通流能力下降1~1.5安培。

问：组装设计是否也会影响开关瞬态特性？

答：杂散电感是开关电路故障的常见诱因。市面上95%的标准封装器件，都使用圆柱键合线，键合弧高、走线长度偏大。我们对一款未做开关优化的100V商用功率MOSFET进行测试，其开关电压尖峰超出额定值30V，极易损坏电路周边元器件，甚至烧毁功率管本身。

将同一款功率管改用混合集成方案，并把圆柱键合线替换为带状键合线，仅做这一处小幅改动，无需深度定制优化：带状键合线弧高更低，扁平结构也能增大与芯片表面的接触面积。实测电压尖峰直接下降20V。此外，混合封装设计可将RC吸收电路集成在同一腔体内部，进一步抑制瞬态干扰，提升电路稳定性。