突破内存墙，HBM设计思路生变

业内正探讨将GPU与HBM拆分独立封装，以此攻克人工智能半导体领域顽固的内存墙难题，相关方案已受到海内外存储及封装企业的热议。该技术核心思路为：不再将HBM紧贴GPU排布，二者保持一定间距，借助光学链路实现数据互通，从而搭载数倍于现有规格的HBM。

韩国一家大型存储厂商的研发人员表示，目前行业难以继续提升HBM的带宽与容量，企业正联合客户研讨借助光学互联突破芯片边缘布线长度限制，进一步增加HBM搭载数量。

当前人工智能计算场景中，数据传输速率偏低是拖累运算效率的核心症结。GPU算力历经多代迭代大幅跃升，但存储芯片的数据读写速度难以匹配，由此形成内存墙这一结构性性能瓶颈。HBM的问世暂时缓解了算力供需矛盾，可面对爆发式增长的人工智能运算需求，带宽与传输速度依旧存在明显缺口。

长期以来，半导体行业主要依靠堆叠层数提升存储容量与带宽，不断加高HBM堆叠高度。但堆叠层数突破12层、16层，乃至达到20层以上后，制造工艺难度呈指数级上涨，同时还面临尺寸规格受限等物理层面的桎梏。存储堆叠技术已然触及临界值，国际半导体产业协会甚至放宽了HBM的高度标准。

堆叠层数提升陷入瓶颈后，行业试图在GPU周边横向扩充HBM数量，该方式同样行不通。现有2.5D封装架构下，GPU与HBM紧密排布在同一基板上，受芯片边缘布线总长约束，可容纳的HBM数量存在硬性上限，硬件排布空间无法满足扩容需求，行业发展陷入结构性僵局。

将GPU与HBM拆分封装，成为海内外半导体行业探索的新方向。这一思路打破了芯片必须紧密贴合以缩减数据传输耗时的传统设计理念，两块芯片分离布局，依靠速率极高的光信号完成数据交互，抵消物理间距带来的影响。

HBM与GPU板卡拉开间距后，便能摆脱芯片边缘尺寸的束缚。无需一味增加堆叠层数，就可以横向拓展排布空间，在板卡内搭载数倍规模的HBM，大幅提升人工智能加速系统的整体存储容量与数据带宽。

业内如今围绕HBM的板卡布设位置，衍生出多种架构设计方案。上述研发人员透露，相关设想既包含充分利用GPU周边空间排布芯片，也有将HBM安置在板卡底部的方案。后者需要纵向拉长主板尺寸，企业正与GPU厂商沟通，评估整机外形规格改动的可行性。具体布局形式包括HBM间隔数厘米环绕芯片布设，或是在板卡单独划分专属存储区域。

该人员补充道，行业正多方比对测算，敲定最优布设方式。目前相关规划尚未正式落地，仅作为下一代人工智能加速芯片的前置研发方向，企业已与合作方展开技术磋商。

封测代工企业也密切关注这一技术趋势。全球封测厂商相关人士分析，光学互联已是确定发展方向，只是落地时间尚存变数。技术演进会先实现机柜、服务器之间的光互联，后续再逐步应用至板卡内部芯片互通。当下光学技术研发进度较快，板卡级光互联落地周期并不会过于漫长。

从技术原理来看，芯片间光学互联，与数据中心服务器组网光通信逻辑相通。区别在于，前者需要把大型设备间的光电传输技术，缩小适配至单块板卡、芯片组的微型空间，技术实现难度更高。

韩国共封装光学器件企业工作人员表示，HBM堆叠技术逼近物理上限，行业转而研究横向扩容方案来提升芯片装载量。该技术原理和数据中心光互联一致，但板卡内部空间狭小，要求光学器件做到极致微型化与高度集成，研发难度显著更高。