互连方案太多，芯片设计选型犯难

随着芯片架构日趋复杂、封装方案愈发多样，系统组件互连设计如今拥有前所未有的丰富选择。

高速高效的数据流转至关重要，尤其在人工智能系统中，处理器与内存之间的数据传输体量极为庞大。数据传输必须足够迅速，确保无延迟供给处理器运算，这就要求互连通道具备高带宽与极低延迟特性。一旦互连方式或架构选型失误，极易引发内存瓶颈、局部过热以及信号衰减等问题。工程师需要从接口协议标准、物理输入输出缓冲、片内与片外互连布线通路等多个维度综合权衡选型方案。

Vinci市场负责人Satish Radhakrishnan表示：“行业整体趋势是，从芯粒、封装内部互联到整机机柜级系统，不同物理传输距离会适配不同互连协议。这意味着互连选型不再单纯是协议层面的抉择，更是面向整体系统落地的综合决策。”

主流接口类型与技术标准汇总

芯片内部/片上系统互联：高级微控制器总线架构AXI、一致性集线器接口CHI、片上一致性/非一致性网络

主机对接设备：高速串行计算机扩展总线PCIe

封装内芯粒互联：通用芯粒高速互联UCIe、线束互联BoW、开放式高带宽互联OpenHBI、极短距互联OIFXSR、芯粒直连CHIC2C、芯粒直连AXI协议、英伟达芯粒直连NVLink-C2C

机柜/集群内横向扩展：英伟达NVLink、UALink、无限架构Infinity Fabric

机柜间跨域互联：超以太网UE/UET、无限带宽InfiniBand、以太网远程直接内存访问RoCE

内存池化与一致性互联：高速互联总线CXL

封装集成内存：联合电子设备委员会HBM3e、HBM4高带宽内存

先进封装技术：硅中介层/硅桥、台积电基板上晶圆上芯片CoWoS、英特尔嵌入式多裸片互连桥EMIB及带硅通孔版本EMIB-T

3D堆叠封装：英特尔Foveros、台积电系统集成芯片SoIC

前沿光互联技术：共封装光学CPO、基于UCIe流传输的光学输入输出

输入输出接口与互连技术虽常被混用，但二者存在明确区别。新思科技接口知识产权产品总监Priyank Shukla指出：“互连技术是物理层面实现芯片互通的载体。人们口中的PCIe、UALink都属于互连技术；而日常所说的I/O，多指通用低速物理收发端口，不涉及控制器等配套架构，仅指代基础物理输入输出。芯粒I/O则负责从核心裸片完成数据收发。”

层出不穷的互连方案与技术规格，让设计人员难以精准匹配选型。

楷登电子芯粒与知识产权解决方案高级产品营销总监Mick Posner称：“作为IP供应商，我们时常需要厘清各类协议的适用场景，也频繁收到选型咨询。由于诸多技术功能存在重叠，我们必须先明确客户实际应用需求，才能给出合理方案。”

各类互连技术均为特定场景量身打造，无法做到全能通用。他补充道：“开发者没必要为适配通用接口，牺牲自身场景所需的性能、功耗、面积与低延迟优势，行业厂商也并不需要通用性过强的通用接口方案。”

行业并未走向单一技术通吃的格局，而是逐步形成分层应用架构。楷登电子硅解决方案事业部产品营销副总裁Arif Khan表示：“行业可统一基础通用架构，同时针对封装内通信、机柜内扩展、机柜级组网搭建差异化互联网络，不同层级的设计约束条件截然不同。对设计者而言，选择空间更大，技术定位也愈发清晰：一部分链路保障广泛兼容性，一部分适配内存池化与一致性互联，其余则服务于超低延迟集群扩展。未来具备竞争力的系统，都能实现各类互连技术的高效融合。”

方案增多的同时，行业挑战也随之加剧。Axiomise公司首席执行官Ashish Darbari坦言：“五年前设计者只需选定互连方案与封装形式即可推进研发，如今架构师往往需要在同一款设计中同步评估多种技术：采用UCIe 2.0搭建算力与内存链路、用BoW打造高性价比输入输出、依靠EMIB-T实现高带宽桥接、主机端搭载CHI架构、数据流加速器搭配非一致性片上网络。每一种技术都有专属用途，但难点在于各类技术分属不同厂商，无法统一统筹整合，整套系统由多种协议拼接而成，故障隐患也大多出现在不同技术的衔接环节，而非单一技术本身。”

当下多数互连技术创新，均围绕单一AI算力业务实现性能极致优化。Baya系统首席解决方案架构师SaurabhGayen表示：“各类网络架构、输入输出端口、传输链路与通信协议都在同步迭代，行业技术更迭速度极快，大量新兴技术同台角逐行业主导地位。”

接口选型既要贴合工程实操习惯，也要匹配产品定位，市场中甚至出现多方技术同步布局的稳妥打法。他说道：“不少客户会选择兼容多种主流方案，提前规避技术路线押错的风险。产品研发周期长达一年，一旦技术路线判断失误，产品便会失去市场竞争力。选型既要依托底层技术实测评估，也要兼顾行业趋势，不少最终胜出的技术并非性能最优，而是拥有完善的产业生态与行业共识，客户选型会综合考量自上而下的行业趋势与自下而上的技术实测。”

事实上目前行业可选方案已然过剩。澜起科技硅知识产权高级产品总监Lou Ternullo表示：“各类应用场景高度重叠易造成选型混淆，但不同方案的落地成本却天差地别。追求全域通用兼容、稳定快速落地优先选用PCIe；若受限于内存容量与利用率，CXL优势凸显，它能从架构层面优化组网能力，而非单纯提升传输速率；面向紧密耦合加速器集群、追求极致带宽与超低延迟的场景，专用集群扩展互连技术更具价值。目前主流终端系统大多采用多协议混用模式，单一互连技术很难满足全部设计需求。”

赛道拥挤之下，各类技术发展态势出现明显分化。ChipAgents首席执行官William Wang认为：“得益于芯片拆解集成化的产业趋势，UCIe、HBI以及高速串行链路架构热度持续攀升；随着行业标准化推进、生态互通性提升，各类自研私有芯粒互联接口正逐步淡出市场。”

安第斯科技产品营销副总裁Andy Nightingale对此表示认同，定制化、临时性的私有裸片互联方案弊端凸显，难以实现跨厂商、跨产品世代通用。“每一套自研专用链路，都会大幅增加验证调试成本，同时压缩供应链选型空间。”

是德科技EDA高速数字设计业务负责人李熙洙指出，行业整体发展主流趋势为：依托裸片直连、2.5D硅中介层以及3D堆叠封装，大力发展短距高带宽互连技术，以此实现超宽总线与超高传输速率。

芯粒与3D封装主流方案：UCIe

当下市场由芯粒与多裸片架构主导，可兼顾低功耗与高带宽密度。芯粒即承担单一专属功能的独立功能裸片。行业正大力推行UCIe、BoW等标准化芯粒接口，打破单一厂商技术垄断格局。

安第斯科技Nightingale表示：“标准化裸片直连接口与内存导向互连技术成为主流，有效降低生态适配难度与芯片验证工作量。UCIe明确面向多厂商芯粒互通场景，搭配完善的层级架构与合规测试标准，是工程领域认可度极高的通用标准化方案。”

但目前UCIe在芯粒领域的行业地位，仍不及PCIe在板级组件互联中的统治力。

楷登电子Posner分析：“芯粒设计本质逻辑与芯片间互联一致，区别仅在于封装内裸片互通。芯片间互通场景中，PCIe协议成熟通用、两端适配性强，应用十分普及；如今多裸片集成设计迎来爆发，行业却始终没有诞生对标PCIe的通用裸片直连标准。UCIe虽全力填补这一空白，但数据中心场景需求繁杂，涵盖CPU互联、CPU对接GPU、GPU联动内存等多种组网形态，适配难度极大。”

即便存在诸多设计难题，芯粒技术已是行业确定发展方向。是德科技李熙洙表示：“芯粒技术最大优势在于灵活组合搭配，设计厂商无需完全依赖整合器件厂商采购全品类芯片，可直接选用通用标准化功能芯粒快速搭建整套系统，大幅加快产业生态普及速度。”

PCIe与CXL应用场景划分

澜起科技Ternullo提到，众多AI业务依托传统CXL与PCIe链路实现算力拆解部署，让多算力节点之间完成内存、存储与加速资源动态共享。

除人工智能领域外，PCIe应用场景覆盖面极广。Baya系统首席解决方案架构师KentOrthner称：“PCIe与以太网依旧主导主流数据中心、企业信息化设备以及消费级终端市场，相关外部接口协议持续迭代提速。近年来搭配HBM封装内存方案，内存速率大幅提升，实现外部内存高速低延迟存取。”

CXL拥有专属不可替代的应用定位。楷登电子Posner明确：“CXL专为CPU与内存互联打造，核心作用是实现内存共享与内存资源池化，这一功能暂无其他协议可以替代。”

安第斯科技Nightingale补充道：“CXL正持续推动内存与加速组件接入架构向一致性组网、共享内存模式转型，对于以数据流转、内存带宽需求为主，而非单纯依赖算力运算的AI业务场景，适配性极强。”

数据中心与高性能计算集群互联赛道

机柜内GPU高速互联领域，以太网的主要竞争对手为NVLink与UALink。

Vinci Radhakrishnan表示：“随着单颗GPU与加速器集成算力、内存容量持续提升，GPU之间的数据交互需求大幅上涨，NVLink与UALink市场渗透率不断提高。NVLink是英伟达GPU生态专属主流协议，UALink则作为开源标准，广泛应用于加速器之间互通。在光子共封装光学技术全面成熟前，NVLink与UALink仍是AI芯片厂商搭建多GPU并行集群、实现高效数据互通的两大核心技术。”

各类技术定位清晰，但工程选型依旧难以抉择。楷登电子Posner说道：“行业频繁探讨选用英伟达开放版NVLinkFusion，还是AMD主导的UALink。NVLinkFusion主打打通CPU与英伟达GPU生态链路；UALink基于无限架构研发，聚焦生态内GPU与CPU、GPU与GPU互通，同样对外开源。”

以往CPU对接加速器普遍首选PCIe，如今该场景已直面NVLinkFusion与UALink的竞争，后两者场景适配性更强、综合性能指标更优，但PCIe依旧不会被淘汰，英特尔自有架构仍持续沿用，未来芯片内外域将长期并存多种通信协议。

Baya系统Gayen也认同多标准长期共存的行业格局：“超大规模云服务商更青睐以太网体系技术，也推动超以太网、开放计算项目集群组网以太网等方案快速落地。这类方案仅需小幅优化即可沿用原有成熟底层架构与基础设施，生态适配阻力极小。UALink从底层架构深度适配AI场景需求，而以太网依靠持续迭代不断贴合市场需求，二者未来赛道竞争格局依旧充满变数。”

集群内扩展、跨集群组网方案繁多，技术落地部署成为最大难点。楷登电子Khan表示：“系统互通的前提是统一通信协议，各类集群扩展协议落地还需配套专用交换芯片，不同技术对应的交换设备研发主体各不相同，极易造成行业技术碎片化。不少片上系统设计厂商，因无法预判产品量产落地时的行业生态格局，只能在芯片内部集成多款互连解决方案。”

基于以太网架构的交换设备可直接复用现有成熟硬件，仅需小幅协议升级即可完成迭代；而全新自研协议则需要从零搭建整套配套硬件，研发投入差距悬殊。行业技术变革分为颠覆性革新与渐进式优化两类，全新协议不仅需要硬件适配，还需配套软件生态同步升级，想要充分释放技术优势，软件层面适配难度同样不容小觑。

未来趋势：光互联、共封装光学与高速串行传输

业内普遍预测，未来五年内主流AI数据中心互连方案将全面迈向光互联。集邦咨询数据显示，全球光模块出货量将从2023年的2650万支，增至2026年的9200万支以上，规模翻三倍有余。

是德科技李熙洙表示：“共封装光学CPO技术热度持续攀升，正逐步实现电互联向光互联的转型，以此解决高功耗痛点。AI芯片集群需要搭载大量专用芯片，整机功耗居高不下，也是当下AI数据中心核心难题。采用共封装光学与硅光技术可有效降低整机功耗，同时摆脱铜线传输限制，大幅减少信号损耗，既提升整体运行效率，也放宽设备散热上限。”

电互联受限于芯片边缘物理面积，带宽提升遭遇物理瓶颈，光互联技术顺势崛起，但目前仍属于小众前沿方案，尚未成为行业通用标配。安第斯科技Nightingale称：“随着封装产品带宽需求激增、功耗管控愈发严格，光学输入输出技术正从实验室研发阶段，逐步走向规模化试点落地。”

互连方案没有绝对的最优解

各类互连协议均有自身优势与短板，不存在适配所有场景的万能输入输出与互连标准。

楷登电子Khan坦言：“通用标准化固然利好全行业普及，但同时受制于海量存量老旧基础设施。以数据中心部署新型标准UALink为例，全面落地需要配套大批量专用集群交换设备，整体落地成本极高，CXL推广节奏缓慢也正是受制于配套基础设施不完善。设计者往往会权衡利弊，选择现有成熟方案小幅牺牲部分性能与延迟，完成同等业务需求。”

当下互连技术百花齐放的局面，与十余年前电磁兼容类技术发展阶段高度相似，各类技术原理同源但侧重点各不相同，分别适配窄频段、宽频段等不同设计场景，不存在一款算法适配全部研发需求。由此可见，未来行业也很难诞生一款可以包揽全部接口场景的统一互连标准。

同时部分技术已逐步走向没落，内置存储总线、单端传输架构抗干扰能力弱，时序良率问题突出，行业应用持续缩减；长距离铜线传输方案因成本高昂、信号损耗大，市场热度也不断走低。