SerDes竞赛升温：博通、Marvell、联发科谁是AI互连领域霸主？

随着 AI 模型以惊人的速度扩展，SerDes（序列化器/反序列化器）已成为提升芯片间数据带宽的关键技术。自 2025 年以来，高速 SerDes 领域的竞争日趋激烈。除了博通和 Marvell 之外，据报道联发科凭借其 224G SerDes 技术成功进入了谷歌的 TPU 生态系统，而英伟达则开始将其 NVLink Fusion SerDes IP 开放给 IC 和 IP 设计合作伙伴。

在此背景下，SerDes能力正成为 ASIC 供应商的关键差异化因素，因为各公司竞相加强互连技术以支持人工智能基础设施。这引发了一些关键问题：SerDes 是什么，它为何变得如此重要，以及哪些参与者正在塑造这一快速发展的领域。

SerDes是什么？

SerDes（序列化器/反序列化器）是一种基础技术，它能够使芯片之间实现高速数据传输，旨在最大限度地提升芯片间连接的带宽，同时尽可能减少物理 I/O 连接的数量。

SerDes技术正是通过将大量并行数据转换为高速串行流以供传输（串化器），然后在接收端将其还原为并行数据（反串化器）来实现这一功能的。通过这种方式，该技术显著提升了数据吞吐量，而无需增加I/O引脚的数量。在人工智能时代，原本只是芯片上的一种接口模块的SerDes技术已被提升至关键基础设施的地位——这是决定系统可扩展性程度的关键因素。

自动驾驶和高级驾驶辅助系统（ADAS）中，SerDes用于传输来自多个传感器（如摄像头、雷达、激光雷达）的数据。这些系统需要实时处理大量数据，因此高带宽的SerDes接口至关重要。

智能手机、平板电脑和高分辨率显示器等设备中，SerDes技术被用于高速数据传输，例如连接显示屏和处理器。

在5G网络中，SerDes用于基站与核心网络之间的高速数据传输。随着数据需求的增加，SerDes技术在实现高效和可靠的数据通信中发挥了重要作用。

ASIC供应商在SerDes领域展开竞争

高速 SerDes 市场的竞争主要集中于两大阵营：既有 SerDes IP 供应商，如 Synopsys 和 Cadence；以及正在开发自有 SerDes 能力的 ASIC 设计公司。

博通和Marvell等领先的 ASIC 设计公司同时也是 SerDes 领域的佼佼者，这并非巧合，因为该技术确保了芯片之间的可靠连接。其中，博通的数据中心 Tomahawk 交换机具有极高的SerDes 密度优势：Tomahawk 5（51.2T）集成了多达 64 个 Peregrine SerDes 核心，每个核心配有 8 个 106Gbps PAM4 收发器和 PCS。

6月开始出货的Tomahawk 6采用小芯片架构，支持100G/200G SerDes及共封装光模块（CPO）。该产品专为百万级XPUs规模的人工智能集群设计，提供全面的人工智能路由和互连功能，采用台积电3纳米工艺制造。另一方面，博通的SerDes以高性能和深度集成著称，而Marvell的优势在于协议广度和先进工艺节点的适应性。报告特别强调，Marvell在PCIe SerDes产品节奏上领先博通，使其在服务器端HBM连接和存储控制器市场占据决定性优势。

在先进制程竞赛中，Marvell同样积极布局——其于2025年发布的首款2纳米硅IP专为新一代AI与云基础设施设计，采用台积电2纳米工艺制造。据该公司声明，该平台以广泛的半导体IP组合为核心，涵盖电/光SerDes、2D/3D芯片间互连、先进封装、硅光子学、定制HBM计算架构、片上SRAM、SoC互连网络及PCIe Gen 7等高速接口。

联发科崛起为SerDes领域劲敌

值得注意的是，联发科已凭借其200G SerDes技术成为强劲竞争者，其400G IP项目计划于2026年推出。TrendForce预测，到2026年底AI芯片将全面过渡至224G SerDes——联发科的224G技术实力正成为其赢得TPU v8e项目及后续订单的关键。

联发科在云端ASIC市场的立足点源于其深厚的SerDes技术积淀：当前其112Gb/s SerDes DSP采用PAM-4接收架构，在4nm工艺下实现超过52dB的损耗补偿，保持低信号衰减与高抗干扰性——这对数据中心和先进封装至关重要。报告指出，其专为数据中心设计的224G SerDes已完成硅片验证，因技术成熟度备受业界瞩目。

当前ASIC厂商正面临新挑战：SerDes市场竞争日趋激烈，224G SerDes开发与光引擎集成已成为核心差异化要素。随着数据速率持续攀升，传统铜缆互连已触及物理极限。因此在400G以上领域，技术必然转向光传输领域，这将成为行业未来投资的核心焦点。