一文读懂I2C通信协议

集成电路间（I2C）协议一直是板内短距离通信的核心技术。但实现稳定可靠的 I2C 通信，绝非简单连接两根线路即可。本文将剖析开漏极物理层与寄存器级寻址的细节要点，助力深入理解 I2C 通信原理。

I2C 与 SPI 等推挽式接口有何不同？

I2C 最核心的特征是其开漏极（或开集电极）架构。与 SPI、UART 采用推挽式驱动器主动驱动线路高低电平不同，I2C 设备仅能将总线拉至低电平（LOW），无法主动将总线驱动至高电平（HIGH）。

图 1 展示了这一拓扑结构：多个设备（控制器与目标设备）连接至共享的串行数据（SDA）和串行时钟（SCL）线路。需注意的是，两条线路均通过外部上拉电阻（Rp） 连接至电源正极（VDD）。

图 1：简化的 I2C 系统拓扑图，显示控制器与多个目标设备连接至共享的 SDA 和 SCL 总线。（图源：安世半导体 / Nexperia）

I2C 的高低电平操作原理可拆解如下：

• 逻辑 0（低电平）：设备内部 N 沟道 MOSFET 导通，将信号线直接接地，此时电路主动吸收电流。

• 逻辑 1（高电平）：设备仅需关闭内部 MOSFET，使引脚进入高阻抗状态，让线路处于悬浮态；外部上拉电阻随后将电压拉升至 VDD。

为何多主设备系统必须采用开漏极架构？

该架构形成了线与（Wired-AND）逻辑配置。由于没有设备主动驱动高电平，即便一个设备发送 “1”（空闲 / 悬浮）、另一个发送 “0”（拉低），多个设备连接至总线也不会出现 VDD 到地的短路风险。

只要有任意一个设备将线路拉低，整个总线就会呈现低电平。这一物理特性支撑了 I2C 的两大核心功能：时钟同步：低速目标设备可将 SCL 拉低，使控制器暂停通信。仲裁机制：在多控制器系统中，若两个控制器同时传输数据，发送 “0” 的一方将获得总线控制权，实现无损仲裁。

有效 I2C 通信的核心规则

图 2 详细展示了 I2C 帧结构 —— 这是一种 8 位、高位优先（MSB-first）的双向协议。为便于理解，可将通信过程拆解为三个核心部分：

图 2：完整 I2C 数据传输结构。（图源：恩智浦半导体 / NXP Semiconductors）

1、传输事务（Transactions）

传输事务由仅在时钟为高电平时出现的特殊电平状态界定：

• 起始条件（S）：SCL 为高电平时，SDA 从高电平跳转为低电平。该信号提醒总线上所有设备唤醒并监听。

• 停止条件（P）：SCL 为高电平时，SDA 从低电平跳转为高电平。该信号标志传输结束，并将总线释放至空闲状态。

需注意：数据传输过程中，SDA 必须在 SCL 为高电平时保持稳定，仅可在 SCL 为低电平时改变状态。

2、地址处理

起始条件后的第一个字节为地址帧，包含两部分：

• 目标地址（7 位）：从设备的唯一标识。

• 读写位（R/W，1 位）：该字节的最低位（LSB）。“0” 表示写操作（控制器→目标设备），“1” 表示读操作（目标设备→控制器）。

3、第 9 位：应答位

每传输一个字节（无论地址或数据），都会跟随一个第 9 个时钟脉冲，即应答位（ACK/NACK）：

• ACK（逻辑 0）：接收方将 SDA 拉低，确认已收到该字节。

• NACK（逻辑 1）：若接收方让 SDA 保持高电平，则表示非应答。这通常意味着设备未响应、设备忙，或读序列结束。

实际案例

以下是 I2C 通信在硬件层面的实际应用：向设备内部指定寄存器写入数据。图 3 展示了对德州仪器（TI）数模转换器（DAC）DAC80501 执行多字节写入的过程。

图 3：I2C 写帧结构示意图，直观展示配置外设所需的地址、命令和数据字节序列。（图源：德州仪器 / Texas Instruments）

该操作可简化为三个核心步骤：

1. 地址帧：控制器发送地址 + 写位（例如：0x49 + 0）。

2. 命令帧：控制器发送寄存器指针（例如：0x08），告知 DAC 后续数据将写入 DAC 数据寄存器。

3. 数据帧：控制器发送 16 位电压值（先高位后低位）。

这构成了执行器的标准工作流程：先地址、再命令、最后传输数据。

总而言之，掌握 I2C 通信不能仅依赖代码库，还需理解三大核心要点：高电平状态是被动形成的；第 9 位（ACK）是有效数据传输的基础握手信号；复杂的寄存器访问几乎都需先执行指针写入，再发起重复起始（Repeated Start） 操作。