业界首个3D半导体路线图，来了！（2）

模拟和混合信号微电子学

5.1简介

SRC十年计划明确提出了几项对模拟和混合信号 (AMS) 技术有直接影响的重大挑战。这些挑战及其各自的目标包括：

第一，需要在模拟和混合信号硬件方面取得根本性突破，以生成能够感知、察觉和推理的更智能、更低功耗的世界机器接口。

第二，始终可用的通信需要新的研究方向，以解决通信容量与数据生成速率的不平衡问题（包括高数据容量接口和6G 级无线技术）。

第三，目前计算所消耗的能量的增长是不可持续的……模拟/混合信号半导体技术的创新可以在某些情况下提供高效处理的途径，并在计算技术中提供更高效的电力传输。

模拟电子技术处理现实世界中连续变化的信号，这些信号涵盖多个维度，包括传感、模拟和数字/混合信号处理、数据转换、通信、计算和电源管理。本章分为三部分：

• 模拟和混合信号(AMS) 电路、传感、调理和处理。这包括模拟/数字数据转换以及数字接口的物理层和时钟功能。AMS 处理在模拟信息压缩、通信数据转换中发挥着关键作用，并具有降低计算能力的潜力。  

• 电力转换、管理和分配（包括高压/大电流系统）。电力输送是所有电子系统的关键环节，会影响能源效率。  

• RF 至 THz 器件、电路和系统。该领域的进步可实现更快的通信数据速率和更高的功率效率（宏伟目标 3）。

模拟/混合信号电路的需求可能对相关基础技术提出不同寻常的要求：

材料/器件——模拟和混合信号技术利用了数字技术推动的材料和器件进步。对于高频和高功率器件，需要进一步开发新的材料解决方案，以满足模拟应用的特定需求。SiGe、InP、SiC 和 GaN 器件目前正被集成到集成电路中。有前景的技术未来需要将氮化铝 (AlN) 和碳基电子器件等新材料和器件解决方案纳入集成材料（前提是能够克服当前的制造挑战）。

集成/封装——混合信号领域带来了封装和异构集成方面的挑战。在数GHz及以上频率下，与外界的接口受到寄生效应的挑战，这些效应会严重影响传输损耗和反射，从而影响效率和信噪比。此外，可能需要集成多种技术，其中可能包括无源器件。小尺寸的大型阵列将对间距提出挑战，并可能需要新的3D解决方案。封装内天线技术和“超表面”技术的利用可能至关重要。功率分配和热管理问题正日益成为系统集成的限制因素，新的封装技术必须应对这一挑战，如第7章所述。

应用程序和系统架构考虑

在处理射频、毫米波和光学领域中海量的模拟数据时，新的挑战层出不穷，包括器件、互连、功率、动态范围/线性度、噪声、封装、天线/接口、干扰和信号处理。优化单输入多输出 (SIMO) 和多输入多输出 (MIMO) 系统（例如汽车和工业雷达）的特定应用数据速率至关重要。在不久的将来，低级传感器融合将需要将数十至数百 Gbps 的雷达、摄像头和激光雷达数据传输到高性能节点，而这种高流量信号处理应与被动冷却和 IC 封装兼容。

智能传感应用要求尺寸小、重量轻，除了电路板、柔性电路板和封装集成方法（例如三层堆叠像素+DRAM+逻辑传感器）以及各种后端单片或近单片集成技术外，还需利用传统和新兴的单片技术。系统协同设计/协同优化对于平衡数据传输与处理过程中更高的能耗成本至关重要。

模拟/混合信号集成电路通常与物理世界交互，对极端条件（温度、电压/电流/功率、辐射）有特殊要求。这给器件带来了特殊的挑战，也可能对封装、测试和EDA/仿真提出要求。图5.2展示了众多应用的动态范围和带宽要求。本章中的路线图通常会参考特定技术领域的预期“驱动应用”，尽管新的应用驱动因素正在不断涌现。

除了带宽和动态范围之外，当代模拟/混合信号系统越来越多地利用并行技术。单通道或双通道（立体声、分集）系统可以通过利用数十或数百个并行通道的相控阵或波束成形系统连接，这可以提供巨大的信号捕获优势，但对功率和实现效率提出了巨大的要求。

最后，最重要的指标是所开发的技术是否满足预期的工艺、电压和温度应用要求，并具有高产量和稳定/安全的长期运行能力。为了实现这一目标，AMS领域越来越需要跨学科的协调创新。因此，EDA、安全、计量、封装以及教育/人才发展都需要了解AMS的趋势和挑战。附录中将对此进行简要讨论。

5.2模拟/混合信号电路与处理

路线图的这一部分总结了模拟和混合信号(AMS) 处理的短期、中期和长期前景，涵盖其驱动的应用和趋势。作为现实世界模拟信号与数字处理之间的桥梁，AMS 硬件对于世界机器接口、传感、感知和推理系统至关重要。这包括低成本、节能的跨通信网络和计算智能；高吞吐量、低延迟和高带宽的无线通信传感；以及高性能数据中心。

传统系统使用模拟放大和滤波来调理感测到的模拟信号，并结合数据转换器来实现第四章讨论的数字域处理。全球传感器数量呈指数级增长，直接数字化模拟输入会产生大量的数字数据，而下游数字处理器几乎无法处理。模拟信号处理或“模拟边缘”处理可以减轻必须进行数字处理的数据量，从而实现SRC十年计划的首要目标。

本节涵盖以下主题：

• 扩展模拟和混合信号计算以适应“模拟边缘”处理。

• 数据转换器预计将取得进步，以适应更大的带宽、更高的吞吐量和更精细的分辨率。

• 物理线路和芯片间接口和时钟系统。    

每个小节概述了该领域在未来五到十年的预期发展方向，以及未来十年内规格和指标的预期发展方向。通常需要与传感器技术进行协同设计——第6章讨论了MEMS传感器和光学前端的技术路线图，但传感器和执行器类型的种类仍在不断增加。此外，利用模拟域处理也可能带来提升计算能效的机会（SRC十年计划的宏伟目标5），这需要对AMS处理与路线图第4章概述的数字处理进行系统级协同设计。

5.2.1 模拟和混合信号计算

模拟域计算可以提高能源效率，相对于传统的数字域处理，但其精度受到噪声和工艺不匹配的限制。能源受限的系统应该突破模拟和数字之间的界限，以便在模拟处理机会出现时加以利用。数字优化工艺技术为模拟设计带来了挑战（和机遇）——例如，高效实现电路增益随频率变化的难度要求电路架构创新，并且必须充分表征物理器件参数的变异性/可重复性。

计算应用程序

近年来，由于其节能运行，用于人工智能/机器学习的模拟内存计算已在基于边缘的物联网系统中得到广泛应用。从电流求和到电压域电荷共享的各种模拟技术，可以在中等分辨率的计算应用中实现乘法累加运算。它可以与CMOS SRAM或其他存储器（例如磁性RAM、电阻式RAM或基于SONOS的存储器）搭配使用，以进一步提高能效。第4章第4.2.4节进一步介绍了用于处理应用的模拟计算加速器。

完全同态加密和隐式逻辑是模拟计算的另一个机会，其中模拟计算是在输入端没有DAC、输出端没有 ADC 的情况下进行的，从而实现隐式方程解（例如 P/Q 的模数）。

通信应用

混合信号处理是一种将多个信号组合起来进行空间或时间滤波的节能方法。大规模分布式MIMO 阵列处理采用跨模拟和数字域的混合处理方法，充分利用了各自的优势，实现了最佳的能源效率。

虽然基于ADC和DSP的架构在高性能有线链路中越来越普遍，但混合信号信道均衡仍然经常用于中短距离或中速有线链路。这些应用的趋势将在5.2.3节进一步讨论。

传感器融合

混合信号处理中一个日益重要的部分是有效地组合来自多个传感器（传感器阵列）和多种传感器类型（传感器融合）的信息，从而提供更丰富、更稳健、更安全的环境解读。从结合雷达、光学以及可能的激光雷达成像模式的汽车系统，到有助于抑制背景噪声的音频波束成形系统，传感器融合对于先进系统至关重要，并带来了新的设计、集成和测试/验证挑战。

近零功率（纳米功率）处理

纳米功率涉及支持安静和/或睡眠模式运行的应用，并使其达到纳瓦级功率。关键应用包括用于收集个人医疗数据的物联网 (IoT) 可穿戴设备。在医疗领域，数据收集主要集中在心脏病学领域，但未来有望包括使用血液、汗液和/或唾液监测生理化学指标。这些低功耗应用对降低通信和处理功耗以及系统电源管理提出了挑战（如第 5.3.2 节所述）。

5.2.2 数据转换器

正如SRC半导体十年规划所述，数据转换器（即模数转换器（ADC）和数模转换器（DAC））在许多应用中发挥着关键作用，包括边缘计算的智能传感、5G/6G无线/有线通信以及汽车系统。为了满足系统需求，需要性能范围广泛的数据转换器（见图5.2）。工艺技术、应用以及系统级和电路级架构的创新至关重要。

工艺技术的进步既有优势也有劣势。数字逻辑速度可以随着几何尺寸的缩小而提升，但激进的微缩会导致寄生效应增强，从而降低模拟器件的带宽。模拟友好型技术，例如全耗尽绝缘体上硅(FDSOI) 和硅锗 (SiGe) BiCMOS，可以提供更好的隔离度、可控的阈值电压和高速双极晶体管，但高性能数字 CMOS 技术（例如 finFET 和纳米片 CMOS）会降低电源电压并带来更多与版图相关的效应，从而使高性能数据转换器的设计变得复杂。

转换器技术的选择取决于应用和集成策略。转换器可以使用数字技术或优化的混合信号工艺来实现。异构封装允许以最佳工艺开发关键IP，并将其与来自不同技术的其他系统组件相结合，以获得最佳解决方案，但在某些情况下，芯片间互连或封装成本过高，数据转换器必须在数字 SoC 内运行。随着应用需求的增加或必须使用“数字”工艺技术，必须开发新的创新架构挑战数字处理还可以改进数据转换器——例如，DAC 镜像消除可以省去昂贵的外部滤波，数字校准可以帮助容忍元件失配（例如在 SAR 电容器阵列中）。诸如在高压电动汽车电池管理中精确感测低频/直流电流信号等新兴应用需要专门的工艺技术和架构。

“适用”是任何技术（包括数据转换器）的终极性能指标。例如，无杂散动态范围 (SFDR) 对 FMCW 雷达收发器至关重要，因为接收信号可能会被 ADC 输出中的杂散信号掩盖。一旦数据转换器经验证可在预期应用中正常工作，就可以使用 Walden 或 Schreier 等其他品质因数 (FOM) 来比较性能。

用于传感应用的数据转换器

在中频范围（例如100KSPS 至 500MSPS），高保真数字音频、医疗 MRI 和超声波以及汽车电机控制和安全等应用也需要更高的性能，因为通道数量增加且尺寸要求可能缩小。许多此类应用需要高精度、低失真、抗干扰，并且必须在保持低成本和低功耗的同时保持可靠性。SFDR 对于高保真音频车载收音机接收器中的 ADC 至关重要，对于影响健康和生活质量的医疗和安全应用而言更是如此。与此应用领域相关的新型数据转换器架构包括人工智能 (AI)、机器学习 (ML) 辅助、基于时间的以及混合逐次逼近寄存器 (SAR)/流水线 ADC。

用于无线通信应用的数据转换器

蜂窝数据转换器大致可分为基站和用户设备(UE)。两者都受益于用一个 ADC 或 DAC 覆盖整个频段，因此需要具有多个 100MHz 带宽的 ADC，以及带宽高出约 4 到 5 倍的 DAC，以支持功率放大器 (PA) 预失真和包络跟踪。动态范围要求中等偏高，约为 70-75dB/100MHz 载波。低功耗和低成本（小面积）对于 UE 至关重要，对于基站数据转换器也同样重要。

直接对射频信号进行采样以进行数字下变频的射频采样ADC 越来越普遍。蜂窝 ADC 的关键指标不是 SNDR，而是 ADC 在存在带外干扰信号的情况下处理带内载波的能力。同样，DAC 必须生成良好的带内信号，并将带外（即 RX 频段）噪声降至最低。

6G 小型基站和客户端设备 (CPE) 用例将需要性能约为 10 位、10GS/s 的 ADC 和 DAC。用于超高速和高分辨率应用的新兴架构包括 ADI 公司的连续时间流水线 ADC，以及俄勒冈州立大学和 IMEC 研究人员基于环形放大器的架构（例如流水线 ADC）。

无线应用的大量信号处理需求通常要求数据转换器与信号处理功能集成在同一SOC 上。低相位噪声时钟至关重要。例如，10 位、10GS/s ADC 需要抖动均方根值约为 40fs 的采样时钟，这并非易事。

有线和光纤应用的数据转换器

如下一节所述，超高速数据转换器在长距离有线和光纤链路中可实现>100 Gbps 的数据速率。例如，一个 8b、200 GS/s 的转换器可以支持 800 Gbps 的相干光纤链路。这需要在“数字”工艺节点中实现紧凑型单通道 ADC 的严格时间交织。对失配引起的交织误差进行数字校准对于实现高性能至关重要，需要持续的研究。该应用领域还需要高速、中等分辨率（>1 GS/s、>7b）的单通道 ADC，包括紧凑高效的 SAR ADC 和新兴的基于时间的 ADC 架构，例如南加州大学研究人员发表的架构。

数据转换器摘要

为了满足新兴应用日益广泛的系统需求，需要性能范围广泛的数据转换器。5nm 以下以数字为中心的 CMOS 技术中普遍存在的版图依赖效应，将使高性能数据转换器的设计更具挑战性。系统和数据转换器架构层面将运用更多“数字辅助”技术和创新。6G“软件定义无线电”和其他先进处理系统将需要高分辨率（>10 位）以及至少 10GS/s 的噪声和线性度性能。鉴于所需的大量信号处理，数据转换器需要采用相同的数字技术来实现，甚至可能需要集成部分数字前端信号处理任务。关键洞察预计 FoM 将根据应用要求进行调整。

5.2.3 有线 PHY 接口和数据连接

短距离（芯片的一端到另一端）或长距离（地球的一端到另一端）数据传输是半导体技术必须解决的现实基本挑战之一。这些“物理接口”（或 PHY 层）代表着重要的模拟/混合信号挑战。驱动这些应用的领域包括数据网络、存储、高性能计算（包括处理加速器），甚至汽车和工业。关键性能参数包括数据速率 (Gb/s)、覆盖范围（通常以可容忍的插入损耗 (dB) 来指定）、功率/能效（mW/Gb/s 或 pJ/传输比特）、误码率 (BER)，甚至数据传输密度（Gb/s/mm 或 Gb/s/mm²）。

网络和加速器应用对总带宽的需求不断增长，导致每通道数据速率急剧上升。多项有线标准要求每通道>50Gb/s，目前最高的电接口SerDes为224Gb/s，光接口为400Gb/s。因此，每通道数据速率似乎每三到四年翻一番。挑战，需要新的解决方案来应对I/O面积和能效、电路复杂性、可靠性、低抖动时钟生成和分配等方面的挑战。这些解决方案将受到指定数据速率下的通道损耗的强烈影响。因此，架构和电路选择的讨论通常围绕通道覆盖范围（通道损耗和色散的替代指标）展开。

一个长期趋势是利用光纤数据传输，并最终实现交换和处理。这将在第6章中进一步讨论。

长距离

长距离应用的特点是信道损耗高、信道分布复杂，需要高阶均衡，有时甚至需要非线性均衡。目前的实现方案主要集中在采用超高速ADC的复杂数字均衡器，这需要在混合信号前端和数字均衡方法方面进行创新，以保持面积和能效。为了满足所需的采样率（使用PAM4时，需要100GS/s才能满足200Gb/s/通道），需要使用高度交错的数据转换器，这也推动了时钟生成和分配模块的精度要求。

展望未来，光链路技术的进步将使其在长距离应用中得以应用。在光子学尺寸和成本持续降低的推动下，共封装光学器件(CPO)将使光子链路能够应用于长距离应用。有前景的技术随着数据速率的快速增长，接口电路中最小混合信号设计技术将确保能源效率。长期来看，混合信号设计技术可以解决集成问题，例如共封装光学器件中接收机灵敏度的下降，或由于工艺、电压和温度 (PVT) 变化导致的调制器非理想性。能够实现紧密协同设计并促进信号完整性和性能评估的 PDK 或建模方法将至关重要。

中/短距离

由于成本和外形尺寸的限制，光学解决方案在短期到中期内可能不适用于中等损耗信道分布。摆脱传统的数字收发器架构可能为每通道数据速率扩展铺平道路，而创新的混合信号均衡器和低复杂度数字均衡器可以最大限度地提高能效。除了快速（陆地速度）和窄带（少量信道）架构外，慢速和宽带配置也正在涌现，用于短距离链路，例如用于人工智能计算集群应用。CPO 对于中/短距离尤其重要，因为它可以将大量光学器件集成到一个大型异构集成封装中。新的混合信号方法，包括相关信道编码（或 1+αD）、最大似然序列估计 (MLSE) 和基于深度神经网络 (DNN) 的均衡器，为高数据速率应用中基于 ADC/DSP 的收发器提供了替代方案。

有前景的技术将传统的DSP技术融入混合信号接收器，可以随着数据速率的提升而提高能效。除了追求更高级别的PAM信号（例如PAM6或PAM8）外，还可以探索其他方案和技术，例如正交频分复用（OFDM）和基于塑料波导的有源射频电缆（ARC）。

芯片间互连

芯片间链路将受益于大幅扩展长距离数据速率所需的创新。数据速率和可靠性的限制将取决于二维和三维封装、外围组件以及电路微缩方面的进步，以适应输入/输出 (I/O) 密度的限制。此外，还需要创新以减小 ESD 尺寸或开发所需保护较少的封装方法。挑战将接口重新设计为更简单的 RC 互连，无需端接，同时保持高信号和电源完整性，已成为一种有望扩展的趋势。

计时系统

未来的时钟系统必须支持不断增长的带宽（多Gb/s）和低延迟，以支持快速移动系统的实时控制和高清视频。无线回程的有线点对点链路目前已接近 200Gbps。除了在有损信道中保持信号质量的挑战外，这些系统还需要快速、准确的时钟数据恢复 (CDR)，以防止误码率 (BER) 下降。大型阵列架构、MIMO 和波束成形技术可能也需要跨信道的精确同步。无线和有线系统都对时钟电路提出了类似的挑战——低抖动、低偏移、强大的 CDR、有限的相位噪声和多相（>4 相）时钟。关键洞察低抖动的高频PLL/DLL对于高速无线和有线应用至关重要，包括时钟生成、高性能和低功耗应用。参考时钟子系统（在高倍频PLL/DLL中，例如毫米波/亚太赫兹系统中，它可能是带内相位噪声的主要因素）也需要低相位噪声、低功耗和低环境影响敏感度。

5.3电源管理、配电和电力电子

电力管理和分配是一个关键的系统问题——从现代电网的宏观层面到微观层面，诸如3D堆叠和异构集成等新技术为多样化和动态负载的电力输送带来了新的挑战。新兴的电力系统储能技术也为创新带来了新的挑战和机遇。

宽带隙半导体技术的发展使得高压和超高压固态系统成为可能（第5.3.1 节）。有前景的技术材料、器件、电路、架构和系统的进一步发展对许多新兴应用至关重要。同时，快速发展的计算架构和物联网领域的新应用推动了电力传输和纳米功率电路架构及组件的创新（第 5.3.2 节）。

表5.4：电力电子应用领域和关键驱动因素（+++ 关键，++ 重要，+ 中等，- 适中）

5.3.1 高压/大电流应用和关键性能参数

宽带隙器件已成为许多高压/大电流应用中硅的替代品。目前，具有商业价值的主要材料是硅 (Si)、碳化硅 (SiC) 和氮化镓 (GaN)，包括其与铝、铟和钪的合金。SiC 与 Si 类似，在其自身衬底上实现垂直/准垂直器件，而 GaN 通常实现在硅或蓝宝石衬底上的横向器件。大型制造商已推出 650 V 至 3.3 kV 范围内的商用 SiC 器件，而商用 GaN 器件的额定电压主要为 650 V 或以下。在某些器件架构下，增强型和耗尽型 GaN 器件可以集成在同一芯片上，从而实现提升功率转换器工作频率所需的高集成度。GaN 也可以在硅晶圆上生长，并且主要使用传统 Si CMOS 晶圆厂的设备来降低应用门槛。迄今为止，大多数工作都集中在横向 GaN 晶体管上，但垂直器件对于 GaN 在高压/大电流应用中的性能至关重要。虽然一些公司正在尝试将垂直GaN商业化，但该技术仍存在许多问题。表5.4总结了兆瓦级功率和纳米级功率的应用和驱动指标。

宽带隙器件补充了细线CMOS、BCDMOS 和 SOI 产品的独特性能：

• 通过高频运行来增加功率密度，以减少设备和系统的体积和重量。

• 高效运行，减少静态和动态损耗。

• 支持高温。

• 增强可靠性。

由于所有工艺都与硅和低成本硅衬底完全兼容，横向GaN的成本一直在下降，并已具备与硅衬底的成本竞争力。目前，150毫米蓝宝石衬底的成本与类似尺寸的立方氧化锆硅衬底相当，并且每年持续下降约20%。SiC衬底的成本也以每年10-15%的速度下降；预计到2028年，6英寸SiC衬底的价格将低于140美元。在衬底成本降低和器件技术成熟的推动下，更多宽带隙材料将进入高压市场。

未来挑战

• 器件封装和模块的热感应和寄生感应问题或电感负载问题。

• 宽带隙器件的栅极驱动器，会影响电路架构、EMI、过压振铃和开启压摆率。在宽带隙技术中，栅极驱动器的实现比硅技术更具挑战性。

• GaN/MOS结构目前不存在。

• 需要不断提高设备的可靠性和坚固性，包括短路和雪崩性能。

• 片上系统面临的挑战（例如栅极驱动器、实时诊断）需要通过单片或异质集成来解决，以支持完全集成的GaN电力电子电路。目前的GaN电力电路以与Si技术的混合形式存在，仅有少数单片GaN电路的例子。

• 为了实现垂直器件，必须开发包括以下在内的GaN材料：低成本、低缺陷、大面积衬底；离子注入和退火技术，特别是p型掺杂；垂直器件中可靠的栅极电介质更好的设备边缘终端；以及当硅基氮化镓 (GaN on Si) 尺寸扩大到 8 英寸及更大的晶圆时，可接受的晶圆弯曲度会影响制造过程中的击穿电压和晶圆处理（破损）。

• 由于基底缺陷（例如基面位错），采用SiC 材料技术的器件面积受到限制。对于 MOS 器件而言，晶圆平整度以及 SiC 栅氧化层界面陷阱的进一步减少仍然是挑战 。

• 新兴的SiC和GaN超结器件架构可以通过优化，显著提升功率开关和二极管的性能，突破其单极极限。此外，这些器件的制造成本也必须降低。

• CMOS GaN晶体管技术的发展将显著改变宽带隙材料的功率电路设计。然而，p沟道GaN晶体管的性能仍有待提升。

缺乏合适的栅极驱动器仍然限制了宽带隙器件在MHz 范围频率下切换时的性能，并且适合高频切换的低损耗电感器很难找到。

5.3.2 电源管理和分配：系统电源和纳米电源

功率和散热考虑通常是许多现代半导体系统集成的关键限制因素。最小化电阻损耗意味着以最高实用电压（降低电流）分配功率，这会增加DC-DC转换要求。现代数据中心寻求从“48伏到核心”的高效转换——未来系统可能会考虑提高输入电压。最小化系统功耗的努力可能会导致负载动态性大幅提升，因为各种系统元件在不使用时会被关闭。必须支持这一点，同时以最佳电压为负载供电，并实现最高效率、最小尺寸和成本。

近零功率（纳米功率）处理

纳米功率应用在安静或休眠模式下运行时功耗仅为纳瓦级，但在活动状态下功耗会显著增加，从而产生高度动态的负载。虽然目前大多数应用使用锂离子电池，但能量收集技术预计将变得越来越重要。这些应用需要宽动态功率范围和高效率，以最大限度地延长电池寿命，这一点至关重要。在纳米机器人技术中，最小化总体积和重量也至关重要。

未来面临的挑战包括：

• 在宽动态范围内具有高效率（例如，在10 mW 和 1 nW 时效率均 >90% - 动态范围为 10,000,000）。

• 大的负载阶跃（例如纳安到毫安）需要良好的控制器来实现快速、稳健的响应。

• 开关尺寸调制与器件工程协作用于集成电路器件设计（泄漏与导通电流），这在纳米尺度上要差得多。

• 尺寸/重量/外形尺寸和成本的优化。

• 无电感器功率转换（例如，包括开关电容器和压电元件），特别适用于低成本和超小型设备。

• 未来的电源，可能包括生物燃料电池和从5G/6G/Wi-Fi 基站发射的射频信号。

电源电路架构

电力电子应用的广泛性（见表5.5）对未来电路架构提出了诸多挑战。功率电路架构是一项成熟的技术，近年来，由于宽带隙器件（用于大电流和高压应用）的兴起，以及纳米功率可穿戴电子产品应用的日益增多（这两种趋势将在本节中讨论），功率电路架构受到了广泛的关注。

宽带隙器件需要适应其独特物理特性的电路架构，从而产生不同的电路模式。高功率电路正在开发中，用于控制单个开关，并管理数据中心等超高功率应用中多个器件的电流和电压共享。功率电路正在转向更高的频率，以减小无源元件的尺寸，而这些元件面临着与尺寸减小和高温工作相关的挑战。

在设计用于利用回收或收集能量（例如植入式医疗设备）的纳米级功率应用中，电路架构需要继续减少电感器使用量，并在保持高功率效率的同时支持较大的动态功率负载范围。这意味着这些电路将更具创造性地使用开关电容和混合开关电容技术。

未来的挑战包括：

• 栅极驱动器需要隔离电源转换或跨浮动域供电，尤其适用于极高电压的宽带隙晶体管。目前的解决方案体积庞大、价格昂贵且效率低下。光触发器件或光供电栅极驱动器是可行的方案。

• 与Si CMOS 相比，单片 GaN 中的电源电路架构将具有不同的设计参数。许多现有架构都是在 20 世纪 70 年代开发的，这为新的视角提供了机会。

• 用于桥接高压电路和纳米CMOS 的接口（例如，Si FinFET 不支持锂离子电池电压）。

• 不同的电路拓扑可能更适合堆叠晶体管使用。

• 必须研究电路瞬态响应和调节之间的权衡。

• 由于电压平衡，使用飞跨电容器实现正常的直流电压很复杂。

• 必须研究电路转换率和效率之间的权衡。

• 不同功率级别的互连。

• 垂直电力输送。

• 适合宽带隙的更好的器件模型。

• 数据中心的电压低于12 V，目前在 48 V 和 12 V 之间转换。

• 可能会发现不同类型的可行储能元件，例如混合开关电容器架构或压电电荷存储有前景的技术（因为目前几乎所有纳米电源电路都使用锂电池）。

无源器件/储能元件

电感器和电容器等无源电路元件对于决定高压/大电流和纳米功率应用中电源管理电路的尺寸和效率至关重要。在高电压和大电流下，这些元件的物理尺寸通常决定了电源的尺寸。提高电源转换电路的工作频率可以显著减小尺寸，但对开关器件和电源电路架构的要求更高。电容器和电感器在开关电源中用作临时储能元件，其中电容器更易于在电场中储能，因此更受青睐。目前，基于电容的开关架构正成为一种趋势，而集成压电元件作为电感器的替代品是一个很有前景的选择。此外，放射性同位素电池有望用于长寿命、小尺寸的应用。

未来的挑战包括：

• 具有高库伦效率的储能元件。

• 超级电容器的持续发展。

• 压电元件新材料。

• 放射性同位素电池能够提供接近1mW/cm ³ 的连续功率，具有商业可行性。

先进电源封装

先进封装是一个跨领域的课题，影响着SRC路线图的诸多领域，第七章将对此进行详细讨论。在电源管理领域，封装影响着GaN功率器件与Si控制电路的异质集成，以及将控制、热管理和低寄生电感相结合的全封装功率模块的开发。由于功率晶体管、无源器件和热管理解决方案通常占据关键电路物理尺寸的主导地位，因此尺寸通常是设计挑战的一部分。

未来的挑战包括挑战：

• GaN和Si的集成。

• 高压和极高压环境中的隔离。

• 传导大电流和超大电流。

• 热管理，包括热传导和热隔离。

5.4RF至THz设备、电路和系统

无线系统底层技术路线图需要预测未来十年可能出现的系统类型。这些系统将受到技术因素、无线通信和成像市场增长、部署成本、频谱使用政策以及波束阻塞造成的传播损耗的影响。鉴于频谱限制的重要性，本节将根据不同频率范围的趋势进行预测：低于7 GHz、7-30 GHz、30-100 GHz 和 100 GHz 以上。十年计划的宏伟目标 1 呼吁实现能够感知、感知和推理的低功耗世界机器接口；宏伟目标 3 呼吁实现始终可用的通信，以平衡数据速率、处理能力和功耗。在上述频率范围内，许多权衡取舍会有所不同，但也存在一些大致的趋势：

• 关键发现。

• 分层操作。

• 增加用户设备（UE）智能（包括机器学习技术）和其他功能的使用。

• 新波形。

5.4.1 7 GHz 以下频段

射频前端电子设备的数字化：

在7 GHz 以下的通信领域，传统的调谐射频电路和架构正在得到增强或被数字架构所取代，以满足更高带宽和系统灵活性的需求。无线电架构正在从窄带/超外差式转向宽带/多通道/多载波/多频段，有时甚至在天线处直接数字化接收器。随着动态频谱分配成为标准，这种软件定义无线电的趋势将持续下去。这些宽带技术对低噪声放大器 (LNA)、功率放大器 (PA)、数据转换器和数字处理器提出了挑战，需要各种优化和规划策略。

然而，全数字解决方案可能会带来巨大的功耗和处理负担。发射机创新通常侧重于补偿非线性，有时还会使用机器学习。数字Doherty技术可以提高放大器效率，但模拟辅助方法可能会降低数字处理功耗。N路径滤波器或混频器也能提供更好的线性度和可配置性，并开发了旨在降低靠近天线的噪声和泄漏的技术。

用于全双工和集成通信与传感(ICAS) 的自干扰消除 (SIC) 正在兴起，以最大限度地提高频谱效率。有前景的技术这涉及多种电路和技术，通过校准和机器学习来增强数字处理能力。尽管人们对下一代毫米波网络持怀疑态度，但SIC和全双工无线技术预计将对未来网络至关重要。结合各种技术来解决自干扰问题已引起商业和研究界的极大兴趣。

超低功耗无线系统：

可穿戴和植入式医疗保健设备等低功耗应用面临着峰值功耗高于预期的挑战，即使在短距离低功耗蓝牙中也是如此。窄带物联网(NB-IoT) 等标准无法提供足够低的功耗，例如，在智慧城市部署中，需要更大的电池或更大的电网功率。挑战这些设备的工作寿命受电池容量和功能功耗的影响，而无线通信通常会消耗相当一部分功耗。新兴的环境物联网、人工智能物联网和数字地球应用将需要数万亿个传感器，这些传感器需要超低功耗的设备间无线通信。

为了实现效率目标，需要采用诸如分层运行和自适应性能方法等功率优化技术。这些方法包括具有智能抗干扰唤醒无线电，能够应对安全挑战并检测信道状态信息(CSI)。新兴的分层应用通信协议（例如超宽带 (UWB) 和反向散射）将满足基站附近设备和零净功耗需求。与为最坏情况设计的系统相比，一个能够自适应优化性能和功耗的可扩展系统可以显著节省功耗。

5.4.2 7 GHz- 30 GHz频段

应用：在7-30 GHz 范围内，尤其是在 FR1 范围（带宽有限）和 FR2 范围（路径损耗高）之间，FR3 频段 (7.125-24.25 GHz) 对于中距离连接应用具有价值。FR3 通信与雷达成像的交叉应用也为精确定位以及物理 AI（例如，工厂机器人执行精确的物理活动）提供了机会。FR1 非常适合农村和偏远地区的连接，FR2 支持无线回程和高密度热点，而 FR3 支持中等传播条件下的多用户空间复用阵列，可直接满足城市消费者的需求。

系统要求：

FR3频段虽然相当宽，但将被大量用户和各种雷达应用共享。关键在于频谱共享政策和技术支持，以及针对在FR3频段运行的军用卫星和雷达系统的新安全措施。挑战频谱共享所需的关键技术是调整射频前端，使其能够动态感知干扰和空白频段，引导多用户传输，优化带宽，并确保连接/安全，防止意外和故意中断。FR1、FR2 和 FR3 频段之间的互操作性需要在网络层面进行协调，具体协调因国家和地区而异，最终影响到系统运营约束。应利用 ORAN 来加速创新和系统原型设计。FR3 中高频段可采用波束成形。FR1 的分层操作也应适用于 FR3 及更高频段。低功耗无线系统可以进一步在用户设备中融入智能功能，以检测到达角、处理信道状态信息 (CSI) 等，以及上一节中提到的功能，从而改进 FR2 无线电和网络系统中存在的不足。FR3 的波束成形技术（例如高级跟踪和波束管理）的发展可能有助于缓解 FR2 面临的挑战，并进一步支持共同和分布式 MIMO 以及集成通信和传感 (ICAS) 等新兴技术。

电路和设备：

随着有效全向辐射功率(EIRP) 保持不变且元件数量增加，每个射频链的电压会下降。射频链的频率和功率水平决定了材料、器件节点和电路架构的选择，以适应具体用途。上一节已描述了频率，但功率水平将取决于站点的规模/用途、天线系统的性质以及数据流的数量。射频前端消耗了全球 1-2% 的能源，因此工程师有必要利用人工智能工具和快速原型设计技术，开发出支持多种集成功能（即集成传感和通信）的更节能的解决方案。

5.4.3 30 GHz- 100 GHz频段

应用：30 GHz 至 100 GHz 之间的频谱为先进的通信和传感技术提供了充足的带宽，因为较小的波长允许在紧凑的模块尺寸内集成多个天线元件，以实现波束成形和 MIMO 操作。由于工作频率远低于硅晶体管的fmax （GlobalFoundries 的 45RFSOI 和 130 nm BiCMOS 工艺的fmax > 300 GHz），因此可以探索各种射频架构。

系统要求：

硅基相控阵是5G FR2（37-43.5 GHz）频段提升链路预算和数据容量的首选架构和主流趋势，其特点包括：1）通过模块化波束形成器 IC 和封装天线 (AiP) 实现可扩展性；2）支持双极化天线；3）支持双频和宽带操作；4）集成 TX 和 RX 共享单个天线；5）支持多波束同时支持多个用户。对于汽车和工业应用中 60 GHz 和 76-81 GHz 的雷达感知，具有多个 TX/RX 的 MIMO 雷达是功率限制内高角度分辨率的首选。可扩展的 MIMO 和相控阵已被探索用于满足不同的探测范围、分辨率和视场需求。包含上述两种功能的集成通信和传感（ICAS）将刺激新的系统要求，以支持宽带回声消除、新波形/调制/编码等。

电路和设备：

硅基发射机的功率效率有限是利用30-100 GHz频谱进行移动通信的技术瓶颈之一。挑战因此，提高硅基功率放大器的性能至关重要，因为功率放大器决定了相控阵发射机的整体效率，尤其是在数据调制方面。为了应对这一挑战，人们正在探索将紧凑型多频段 Doherty 功率放大器集成到相控阵模块中。此外，紧凑型精密移相器是实现精确快速波束控制的大规模相控阵的关键构件。硅基波束形成器集成电路和 III-V 族功率放大器的异构集成正日益受到关注，以提高毫米波波束形成器的功率效率。线性混频器优先接收机在 6 GHz 以下频率下很受欢迎，现在正扩展到 30 GHz 以上频率，用于大规模数字阵列。

5.4.4 >100 GHz 频段

工作频率为100 GHz 及以上的无线系统属于毫米波 (mmWave) 和亚太赫兹 (sub-THz) 频谱，可提供超高带宽并实现数千兆比特的数据速率。这些高频系统对于下一代技术至关重要，推动着通信、传感和成像领域的进步。

应用：100 GHz 及以上系统的主要应用之一是 6G 及更高版本的无线通信，它们支持回程/前传基础设施、室内点对点无线链路和卫星间链路的超高速无线数据传输。这些频率可显著提高容量并降低延迟，使其成为未来网络的关键。高分辨率雷达和传感技术也受益于亚太赫兹频率，为自动驾驶汽车、安全检查和工业成像应用提供卓越的分辨率。生物医学成像应用利用这些频率进行非侵入性诊断，从而实现更深的穿透力和更高的医学扫描对比度。高频光谱学是另一个关键应用，可在科学和工业环境中实现精确的材料表征、药物分析和化学传感。

系统要求：

100 GHz 及以上系统的部署面临着诸多技术挑战，因此需要特定的系统要求。高增益天线和透镜对于补偿严重的自由空间路径损耗至关重要，以确保信号传播强劲可靠。先进的波束成形技术则需要用于在高频环境中保持信号完整性和效率。挑战在高频下，器件通常会达到其 ft /f 的最大极限，这使得获得可用增益变得非常困难。这会影响系统预算和设计架构，从而影响从这些系统中提取功率和增益。必须实施高速调制方案以最大限度地提高频谱效率和数据吞吐量，这需要在前端之前采用宽带中频管理架构方案。还需要高线性度来支持高阶调制。此外，需要低损耗材料和专用封装来减少波传播损耗，并实现与紧凑型微电子设备的无缝集成。光谱应用需要频率组合方法，其中相位/幅度稳定性和重复性至关重要。通过持续研发应对这些挑战，将为超高速、高分辨率和高安全性无线技术的进一步发展铺平道路。

设备和材料：

100 GHz 以上的操作通常需要：（1）高电子迁移率和饱和速度，以实现低噪声系数和高截止频率；（2）高击穿电压，以实现功率放大；（3）低寄生电容，以最大限度地减少开关时间并实现高频操作；（4）良好的热导率，因为与较低频率相比，亚太赫兹范围内的电路效率通常会降低。

在现有的材料和器件中，Si CMOS 可以通过微缩实现 300 GHz 以上的ft ，但其载流子迁移率低且电阻损耗大。SiGe BiCMOS 可以实现更高的 f t ，但其 f max受寄生效应限制。与 Si 和 SiGe 相比，GaAs 或 InGaAs pHEMT 和 InP HBT 在 100 GHz 以上具有最佳的噪声性能。然而，所有基于这些材料的器件由于击穿电压与 GaN 相比相对较低，输出功率均有限。

栅极长度小于100纳米的GaN HEMT已在W波段实现~9 W/mm的功率密度，并有望在D波段提供固溶体。在接近太赫兹频段的更高频率范围内，InP HBT因其垂直结构在工作频率、线性度和更高集成密度方面的优势而被认为是最佳解决方案。石墨烯和其他二维材料（如MoS₂）等新兴材料已显示出在太赫兹频段附近工作的潜力，尽管它们仍不成熟。这些基于化合物半导体器件的收发器的良率仍然不理想，需要改进才能实现大批量生产。 

这些系统中的子模块运行效率可能仅达到个位数百分比。散热仍然是主要挑战之一，需要持续进行热研究——不仅在晶圆级，而且在封装中也是如此，因为这些MMIC芯片夹在天线层和其他组件（例如波束形成器）之间。气腔技术在晶体管制造中也很有应用前景，可以降低寄生电容并减轻钝化层和其他覆盖层引起的性能下降。