RISC-V，唯一能跟上AI发展速度的架构

人工智能（AI）在各个领域和行业的势不可挡的崛起，是由多种共生因素驱动的。在技术层面，由数字化和互联流程产生的可用数据呈爆炸式增长，为AI的训练和结果推断提供了坚实的基础。与此同时，处理器和加速器硬件的进步，加上软件平台和工具的普及，为处理数据密集型工作负载供了所需的性能。AI热潮本身也营造了一个私营企业和政府机构都渴望参与的环境。因此，它吸引了大量投资，进一步加速了增长。

这种增长不仅仅是更多的数据和更强的计算能力，它关乎在成本、速度和可持续性之间进行权衡。2025年AI基础设施峰会强调了全栈优化以提高推理速度、在每一层实现能效，以及在创新与可持续性之间取得平衡。这些都是成功的AI未来的所有基本方面。

对AI前所未有的推动，对部署具备AI能力的计算解决方案的需求也产生了同等的影响。根据Omdia的数据，2025年全球AI处理器市场价值为2614亿美元，预计将以8.1%的复合年增长率（CAGR）增长，到2030年达到3854亿美元。

至关重要的是，虽然硬件约占整个市场收入的70%，但软件部分的增长迅速，凸显了可随时部署的技术栈和强大的生态系统的战略重要性。

现代AI涵盖了差异巨大的工作负载，从电池供电的传感器算法和边缘智能视觉，到数据中心规模的推理和太空中的自主系统。许多这些工作负载（特别是大规模AI模型的训练）正在将传统架构推向极限。

传统的封闭式架构可能在通用计算方面表现出色，但其固定的指令集架构（ISA）和许可模式限制了任何深度的、针对特定工作负载的定制。尽管它们很成熟，但通用处理器通常缺乏优化推理延迟、能效、实时处理或模型专业化所需的特定AI工作负载能力。实现这些能力通常需要后期加装神经处理单元（NPU）和其他类似的并行计算硬件。

如今，随着AI基础设施支出每年迅速接近4000亿美元，对专为全栈优化和每一层能效而设计的AI原生硬件的需求变得日益迫近。我们所说的“AI原生”，指的是从头开始设计的、可定制、高效且可扩展的系统，旨在将AI作为基本组成部分（而非事后添加的功能）来交付。

RISC-V：一个AI原生的指令集架构（ISA）

定制计算与通用计算的争论是今年2025年AI基础设施峰会的一个关键主题，而RISC-V站在哪一边是毫无疑问的。作为一个既提供标准化又支持定制的开放且高度灵活的生态系统，这个开放标准为硬件开发者提供了构建高度针对性的、AI原生芯片所需的芯片设计自由。正是这一点，帮助将一个仅在最近才满15周年的ISA——RISC-V——定位为下一万亿美元AI投资的首选架构。

“AI的发展速度比任何其他领域都快，而RISC-V是唯一一个为跟上这一步伐而构建的架构，”VRULL GmbH创始人兼首席技术专家、RISC-V技术指导委员会副主席Philipp Tomsich博士说。“凭借开放标准、领域专用加速以及不受历史包袱的束缚，RISC-V是从边缘设备到超级计算机的、用于创新的AI原生基础。”

在基础设施层面支持这一点，需要硬件和软件供应商共同努力，在整个技术栈中部署具备AI能力的硬件和赋能软件。这涵盖了从传感器级的微控制器（MCU），到边缘AI处理器，再到数据中心的高性能云解决方案。

RISC-V在向量化、可扩展性和异构计算的时代中成长起来，它所能实现的自定义指令和领域专用加速水平，远超现有 incumbent 厂商的专有核心所能提供的——为光学/光子路径、可组合基础设施和内存创新等未来范式提供了接口。

RISC-V中的“V”本意就是对向量（vectors）的巧妙致意——这反映了其创始人Krste Asanović在1990年代初的博士论文芯片，一个用于运行神经网络的向量机。这包括可扩展向量处理（具有灵活的向量长度，这是旧的SIMD模型所缺乏的）、混合精度数据处理以及其他内置于ISA而非后期加装的加速器扩展。

这种架构理念使RISC-V天然适合AI原生的、领域专用的计算——从超低功耗的边缘推理到数据中心的Transformer工作负载——而且这不仅仅是理论上的。各大超大规模数据中心运营商、初创公司和芯片设计商已经通过定制的、领域专用的AI芯片证明了其可行性。

RISC-V还避免了被“锁定”在单一供应商时出现的供应链和路线图开发挑战。获取最新技术并非总能得到保证，而从专有ISA获得许可通常意味着放弃部分路线图开发的自主权。相比之下，RISC-V使开发者能够按照自己的方式进行创新。它确保他们的芯片战略在技术上和商业上都属于自己。

AI工作负载需要一种新的、开放的方法

AI的第一阶段专注于上市时间。这导致部署的平台成本高、占用空间大且功耗高。因此，训练一个模型的成本现在已超出了绝大多数客户的能力范围。

RISC-V社区认为我们正进入一个由两种市场力量驱动的新的成熟阶段：

• 需要为边缘创建解决方案，那里在成本、功耗、性能和面积（PPA）方面面临更多挑战。
• 需要降低云平台的总拥有成本（TCO）。

RISC-V ISA是为模块化而设计的。其标准化和定制化的双重优势使其非常适合领域专用计算，例如：

• 神经处理单元（NPU）：NPU是为运行神经网络操作而优化的专用处理器。借助RISC-V的模块化ISA，设计者可以紧密集成NPU以加速推理、降低能耗，并在从移动到汽车等各个行业中提升实时AI响应能力。它们是今年AI基础设施峰会关键议题——全栈优化以提高推理速度——的一个绝佳例子。
• 张量加速引擎：张量加速器处理AI训练和推理核心的大型矩阵乘法。RISC-V支持自定义张量扩展，让供应商能够为推荐引擎、语音识别或大型语言模型等特定工作负载优化吞吐量——这对于高效扩展至关重要。
• 内存计算（CiM）：CiM架构在数据存储的位置直接处理数据，减少了内存与处理器之间代价高昂的数据移动。RISC-V的可扩展性允许无缝集成CiM方法，这对于受功耗和延迟要求限制的边缘AI和物联网设备至关重要。
• 光学或神经形态路径：光学和神经形态计算路径模仿大脑或使用光来以极高效率移动和处理信息。RISC-V提供了将这些非传统范式与主流计算连接的灵活性，为下一代AI工作负载的突破性架构提供了可能。

在AI工作负载方面，正是Transformer工作负载——包括生成式AI和像ChatGPT这样的大型语言模型（LLM）——支撑着当今最引人注目的突破。这些模型也驱动着视觉和多模态系统，它们严重依赖矩阵乘法和注意力机制。借助RISC-V，设计者可以添加为Transformer工作负载调整的自定义扩展和加速器，使得在不同平台上部署大规模模型变得更加实用，并改善了全栈优化以提高推理速度。

Transformer的用例包括基础模型训练、大规模推理和服务、融合视觉和语言的多模态模型、处理数百万token的长上下文Transformer，以及药物发现、气候建模和蛋白质折叠等专业的科学和企业应用。

这些由LLM驱动的工作负载反映了AI基础设施峰会所强调的挑战——LLM的性能瓶颈、代理式AI的可持续性，以及对可组合内存基础设施的需求。

硬件和开源软件协同设计

现代芯片开发需要一种协同设计的心态：硬件功能和软件支持必须同步发展。RISC-V的开放模型通过允许硬件架构师和软件工程师实时协作，使之成为可能。新的指令和加速器在推出时，其工具链、编译器和库就已经到位——开发者从第一天起就可以使用。这种紧密的反馈循环确保了专注于AI的扩展不是在真空中创造的，而是反映了真实的工作负载需求并提供端到端的优化。

这一重点也反映了峰会的“AI构建AI”主题：设计自动化和生成式模型正在加速芯片和软件的协同设计周期。这与RISC-V更广泛的叙事完美契合：动态的、开源的基础设施框架使得ISA的演进既实用又易于实现。它们使供应商能够快速部署最新的RISC-V变体，而不会破坏旧有软件，最终在赋能芯片创新的同时丰富了软件生态系统。

这种理念在当前定义AI相关指令集扩展的工作中显而易见。来自Akeana、阿里巴巴、Andes、IBM、OpenChip、Rivos、Semidynamics、SiFive、Tenstorrent、Ventana和VRULL的行业领导者正在公开合作，以建立服务于全球AI生态系统的标准。开发集成矩阵扩展（IME）、向量内矩阵扩展（VME）和附加矩阵扩展（AME）的任务组正在推进高效矩阵运算的能力——这是现代AI工作负载（如Transformer和深度学习）的基石。

这些努力旨在通过将硬件增强与相应的软件就绪性紧密耦合，来实现高效的矩阵运算，这是深度学习等现代AI工作负载的基石。每一个设计选择都有数据支持。在RISC-V的标准化过程中，工程师分析真实的机器学习（ML）和高性能计算（HPC）工作负载，识别硬件可以解决的软件瓶颈，并使用原型指令对“假设”场景进行建模。这些矩阵相关的倡议清楚地展示了软件需求和来自真实工作负载的经验数据如何直接指导硬件设计决策。

规范草案必须使用严谨的定量和定性论证，明确为每条指令提供理由。软件和硬件的协同设计确保了一方不会脱离另一方，避免了孤立开发常常陷入的古老的“鸡生蛋还是蛋生鸡”的陷阱。扩展的合理性通过严格的性能剖析和性能测量来证明，确保对ISA的每一次增添都解决了一个有意义的问题。通过坚持证据驱动的设计和早期的软件原型，RISC-V扩展避免了“功能蔓延”，而是针对对开发者和最终用户最重要的功能。

至关重要的是，所有这些都是公开进行的。编译器、模拟器和库的支持在芯片出货前很久就已经提交到LLVM、GCC和Linux内核的上游。当芯片到达流片阶段时，包括PyTorch和TensorFlow等ML框架在内的软件栈已经能够利用其AI功能。这种“零日”启动意味着新硬件能在真实世界的应用中立即带来性能提升，同时也为企业提供了他们在MLOps、机密计算和安全AI方面所期望的可部署性保证。

再次，标准化扮演了关键角色。RISC-V的“规范集”（profiles）将扩展捆绑成有保障的功能集，软件开发者可以充满信心地以此为目标进行开发。这种信心也通过在整个生态系统中提供一个标准化的基准，来指导企业的“自建与购买”决策。随着RVA23平台在2024年底获得批准，并预计硬件将于2026年问世，硬件供应商和软件开发者都获得了一个可信赖的平台标准。Canonical、Red Hat和英伟达已经承诺提供支持，这表明他们相信自己的贡献将在广泛的RISC-V生态系统中得到延续。

这种硬件/软件协同工程产生了具体成果。软件的上游化使得新的RISC-V AI核心能够实现“零日”启动——意味着芯片从晶圆厂返回的那一刻，Linux操作系统、编译器和运行时库就已经支持其AI功能。结果是，硬件增强立即转化为AI应用在真实世界中的性能提升，没有任何延迟。

与此同时，RISC-V的特性使得公司可以自由地实现自己的指令；尽管有一个严格的流程来规定如何实现。例如，在AI软件栈中，存在像Pytorch或TensorFlow这样的标准。一家公司可以决定实现一些指令，使其软件和硬件的结合在功耗或性能等指标上带来显著的好处。应用软件保持一致，但该公司编写的库可以利用其定制的硬件。

总而言之，RISC-V的开放式协同设计方法代表了构建AI原生平台的一条可扩展路径。从第一天起，上游软件生态系统就支持每一项硬件增强。这种工具链、ISA创新以及应对当前和未来真实世界AI需求的灵活性之间的协同作用，是一个强大的差异化因素。它使得RISC-V能够以AI时代所要求的速度，提供快速的、领域专用的创新。