三星2nm，有了新进展

近日一份新报告指出，三星已完成其第二代2nm GAA节点的基本设计，该节点将用于一系列应用，包括该公司未来SoC芯片Exynos 2700的量产。

三星第二代2nm GAA工艺也称为SF2P，三星计划利用其恢复其晶圆代工业务的竞争力。随着Exynos 2600原型产品的量产启动，三星LSI和半导体部门计划在几个月内实现50%的良率。基于这些预估，该公司似乎取得了一些良好的发展势头，三星和设计公司已经开始推广SF2P技术。

如果试验阶段成功，该公司可能会在未来的Exynos芯片中采用第二代2nm GAA节点。与第一代相比，SF2P具有诸多优势，三星表示该技术的性能将提升12%，功耗降低25%，面积缩小8%。

据悉，三星电子内部正在讨论最早于 2026 年 1~2 月向位于美国得克萨斯州泰勒的晶圆厂引入 2nm 量产线所需设备的计划。据悉该厂原计划实施 4nm 工艺，但根据市场状况调整为 2nm。

由于先进制程成熟度不足的缘故，三星此前多次推迟该项目建设进度；但泰勒晶圆厂的洁净室装修工作已于今年二季度重启，将于今年底竣工，而洁净室建设完毕是设备导入的前置工序。

高通可能是其潜在客户。之前有报道称，高通与三星就2nm订单进行了谈判，其中第二代骁龙8至尊版是讨论的主要话题。高通希望能够在第二代骁龙8至尊版上引入双代工厂，分别采用台积电N3P和三星SF2工艺。其中三星代工的版本将在2025年第二季度完成设计工作，之后准备大规模生产，计划2026年第一季度开始生产。

传高通正在使用三星2nm技术对多款芯片进行量产测试，代号“Kaanapali”的第二代骁龙8至尊版芯片有两个版本，基本版本采用台积电3nm工艺，而定位更高的“Kaanapali S”正在采用SF2工艺进行验证。如果一切顺利，便可以在明年初推出的Galaxy S26系列上看到三星代工的版本。此外，高通还在测试一款代号为“Trailblazer”的芯片，被认为是一款用于汽车或超级计算应用的高性能处理器。

过去几个月里，三星一直努力解决先进制程技术的低良品率问题。有消息称，三星的2nm工艺良品率最近已经达到了40%以上，目标是在今年下半年达到至少60%，这一水平通常被认为是大规模生产的及格线。

再看三星的主要竞争对手台积电的2nm制程技术进展。台积电的2nm客户主要是3nm客户的延续，包括苹果、英伟达、AMD、高通和联发科等公司都将是台积电2nm工艺的首批客户。这些公司对先进制程的需求巨大，而台积电的2nm工艺正好满足了他们的需求。例如，AMD已经宣布其下一代EPYC Venice服务器CPU将采用台积电的2nm工艺。

根据知名苹果供应链分析师郭明錤的分析，2026 年下半年上市的 iPhone 18 全系列预计将搭载采用台积电 2nm 工艺制造的 A20 处理器。2nm 工艺相较于上一代 3nm 工艺，具备诸多显著优势。该工艺采用全环绕栅极（GAA）纳米片晶体管技术，使得晶体管密度提升 15%，在相同电压下性能可提升 15%，同等性能下功耗降低 24%-35%。

此外，通过 N2 NanoFlex 设计技术优化，能开发出面积更小、能效更高的逻辑单元，同时支持 6 种电压阈值档位，覆盖 200mV 范围，为芯片设计赋予了更大的灵活性。其 SRAM 密度达到 38Mb/mm²，导线电阻降低 20%，并配备超高性能 MiM 电容，在高频率运算场景下表现更为出色。

日本富士通（Fujitsu）目前也正研发2nm CPU “MONAKA”，预计将交由台积电代工生产。不过，富士通也表示，日本初创晶圆代工企业Rapidus 对于确保供应链稳定性来说非常有用。

据了解，富士通Monaka是一款面向数据中心的处理器，采用基于台积电的CoWoS-L封装技术的博通3.5D XDSiP技术平台，拥有36个计算小芯片。其中主要的CPU计算核心基于Armv9指令集，拥有144个CPU内核，采用台积电2nm制程制造，并使用混合铜键合 （HCB） 以面对面 （F2F） 方式堆叠在 SRAM tiles 上（本质上是巨大的缓存）。SRAM tiles是基于台积电的5nm工艺制造的。计算和缓存堆栈伴随着一个相对巨大的 I/O 芯片，该芯片集成了内存控制器、顶部带有 CXL 3.0 的 PCIe 6.0 通道以连接加速器和扩展器，以及人们期望从数据中心级 CPU 获得的其他接口。