苹果将用生成式AI来设计芯片

苹果硬件技术高级副总裁乔尼・斯鲁吉（Johny Srouji）在一次非公开场合透露，公司正考虑利用生成式 AI 技术，加速其定制芯片的设计流程。

他表示，苹果学到的关键经验之一，是必须采用最先进的工具进行芯片设计，其中就包括 EDA公司（电子设计自动化公司）提供的最新设计软件。目前，Cadence Design Systems和Synopsys这两大 EDA 巨头正在竞相将AI功能引入产品中。在他看来，“EDA 企业在支持我们处理复杂芯片设计任务方面至关重要。生成式 AI 有望在更短时间内完成更多设计工作，大幅提升效率。”

此外，他还表示苹果另一个重要策略是敢于下定决心、绝不回头，例如在2020年，苹果决定将其历史最悠久的产品线Mac系列，彻底从英特尔芯片切换为自家研发的Apple Silicon，那次转型没有任何备用计划，也没有保留旧架构的分支产品。

新思科技的EDA+AI实践：Synopsys.ai

2021年，新思科技率先推出 DSO.AI 工具，聚焦设计空间优化（Design Space Optimization），随后延伸出 VSO.AI（验证优化）、ASO.AI（模拟电路优化）、TSO.AI（测试优化）等模块，并于2022-2023年整合为 Synopsys.ai 套件。

Synopsys.ai 融合微软训练出的 Copilot 技术构建 AI 助手，可基于新思内部积累的工程数据训练模型，自动生成多类型设计匹配方案。其核心优势在于代码质量可靠性，依托企业级数据训练，确保生成代码符合工程规范；跨领域知识融合，集成多专业设计规则，提升复杂场景下的设计效率。

作为覆盖架构探索─设计实现─制造验证全流程的 AI 驱动解决方案，Synopsys.ai 通过以下能力重构生产力：

• 数字化设计空间优化：基于 AI 算法快速收敛功耗 / 性能 / 面积（PPA）目标，提升开发效率；

• 模拟设计自动化：支持跨工艺节点的设计迁移，缩短模拟电路开发周期；

• 智能验证与测试：加速验证覆盖率收敛，自动生成优化测试模式，提升缺陷检测效率；

• 制造良率优化：通过 AI 建模加速光刻工艺开发，提升芯片量产良率。

楷登的EDA+AI实践：Cadence Cerebrus

Cadence Cerebrus 智能芯片探索器是一种由人工智能驱动的芯片设计流程优化自动化方法。模块工程师只需设定设计目标，Cadence Cerebrus 内置的生成式人工智能功能就能以完全自动化的方式，智能优化设计，以满足功耗、性能和面积（PPA）等方面的目标。

通过采用 Cadence Cerebrus，工程师能够同时优化多个模块的设计流程，这对于当今功能越来越强大的电子系统所需的大型复杂片上系统（SoC）设计尤为重要。此外，借助 Cadence Cerebrus 的全流程强化学习技术以及 Cadence.AI 生成式人工智能平台的大语言模型（LLM）能力，工程团队的生产力也能得到大幅提升。

Cadence 的数字全流程优化，从寄存器传输级（RTL）到版图设计（GDS）的芯片设计流程，均会针对 PPA 指标进行自动优化，相比手动迭代方法，能更快速地实现更优的 PPA 指标。经过优化的 Cadence Cerebrus 人工智能驱动模型可作为新项目的起点，大幅减少训练工作量。

据悉，联发科在在先进工艺节点中SoC bloc 设计经过Cerebrus FP 优化，实现至少6%的能耗降低；而瑞萨电子 在先进工艺的CPU设计实现TNS的大幅优化，在MCU 设计中实现leakage 的优化。