三星电子HBM4，重大进展

据报道，三星电子4nm逻辑芯片的测试生产良率已超过40%。由于该逻辑芯片是三星电子12层HBM4的关键组件，良率的提升预计将加速三星电子HBM4的开发。

代工部门在生产该逻辑芯片时引入了许多新工艺来提高性能。半导体业内人士透露，“初始测试生产良率达到40%是一个不错的数字，我们可以立即开展业务。通常，（代工流程）从10%左右开始，随着进入量产阶段，良率会逐渐提高”。

值得注意的是，三星电子已将HBM3E市场的领先地位拱手相让，目前正全力投入生产HBM4逻辑芯片。 HBM4逻辑芯片采用代工精细工艺，不仅可以提高芯片性能，还可以根据客户所需的设计进行生产，从而灵活响应“定制 HBM”市场，该市场的需求正在快速增长，尤其是在全球大型科技公司中。与SK海力士和美光必须依赖代工公司台积电不同，三星电子可以利用自己的代工技术来发挥其优势。

三星电子4nm逻辑芯片

今年1月，有报道称三星DS部门存储业务部完成了HBM4内存的逻辑芯片设计。Foundry业务部方面也已经根据该设计，采用4nm试产。待完成逻辑芯片最终性能验证后，三星电子将提供HBM4样品验证。

当前HBM技术已发展至第六代，即HBM（初代）、HBM2（第二代）、HBM2e（第三代）、HBM3（第四代），HBM3e（第五代）以及HBM4（第六代）。

HBM4首次将传统DRAM基础裸片升级为逻辑芯片，承担起“大脑”功能，负责控制堆叠的DRAM层并协调数据传输。这种设计通过集成客户定制化IP，显著提升了数据处理效率。初代HBM带宽为128GB/s，到HBM4，数据传输速率已高达6.4GT/s（2048位接口），单个堆栈带宽已达1.6TB/s，这个带宽是HBM3e的1.4倍，功耗还能降低30%。

如此之高的数据传输速度，带给HBM4的最大问题就是运行时发热，进而影响HBM4的性能发挥。而在堆栈整体中逻辑芯片更是发热大户，采用先进制程有助改善HBM4能效与性能表现。

三星电子采用自研4nm制程生产逻辑芯片，解决了HBM堆叠中逻辑芯片的发热问题，提升了能效与性能稳定性。同时，通过无凸点铜层直接互连技术，三星电子实现了16层DRAM堆叠（16hi），较HBM3E的12层进一步提升了带宽密度，同时缩小了芯片尺寸。热压缩非导电粘合膜技术优化了堆叠精度，支持更高层数的稳定堆叠。

三星电子HBM4业务的成败在于DRAM与封装

三星电子在HBM3E时代被SK海力士反超，期待在HBM4时代通过差异化设计抢占先机。而现在，三星电子HBM4业务的成败取决于内存业务部门正在开发的10㎚级第6代（1c）DRAM。 HBM4 12 层产品配备 1c DRAM 和逻辑芯片。三星电子的竞争对手SK海力士正在将上一代DRAM即1bDRAM用于HBM4，因此如果三星电子能够稳步量产1c DRAM，那么将能够在HBM4性能上取得优势。

封装将1c DRAM 和逻辑芯片组合成一个最终产品，这也是关键。三星电子采用的封装方法与SK海力士不同。三星电子正在采用“先进热压非导电粘合膜 (TC-NCF)”技术，该技术在每次堆叠芯片时都会铺设一层薄膜型材料，最多可达12层HBM产品。但这种封装方式的缺点是难以控制发热。

半导体业内人士表示，“从三星电子的角度来看，剩下的任务是稳定搭载在HBM上的DRAM以及封装技术。”

根据此前报道，三星电子计划于2025年下半年启动HBM4量产，目标直指AI与HPC领域的高端客户。据预测，2025年HBM市场将突破150亿美元，而三星电子有望凭借HBM4将市占率从目前的30%提升至40%以上。

值得一提的是，SK海力士因依赖台积电5nm代工，可能在量产速度上落后于三星电子。但是，想要在HBM4代际取得领先，三星电子还需要在4nm工艺的良率与能效上需证明其优于台积电。