华为申请“三进制逻辑门电路”专利

近日，国家知识产权局信息显示，华为技术有限公司公布了一项名为“三进制逻辑门电路、计算电路、芯片以及电子设备”的专利（公开号CN119652311A），申请日期为2023年9月18日。这一专利基于三值逻辑（如0、1、2或-1、0、1），支持加1、减1等基本运算。

据悉，华为三进制专利的核心创新有三个，分别是三值逻辑的电路设计、晶体管数量与功耗的显著降低以及AI训练性能的提升。

华为的三进制逻辑门电路基于三值逻辑，通过创新的电路设计实现了输入逻辑值的加1、减1等基本运算。该设计利用三值逻辑的27种单变量函数，简化了电路结构，减少了晶体管数量，从而降低了功耗和芯片面积。单从逻辑复杂度看，三进制单变量函数从二进制的16种跃升至27种，这意味着相同算力任务下，三进制芯片的晶体管数量可减少30%，能耗仅为传统芯片的33%。

实验室数据显示，三进制逻辑门电路可减少约40%的晶体管数量，功耗降低至传统二进制逻辑门的三分之一。这种能效比的提升对于现代计算设备（如AI芯片、移动设备和数据中心）具有重要意义，若推广至数据中心，10%的设备采用该技术可年减碳1.2亿棵树等效量，单机柜年省电超 10 万度。

在AI模型训练任务中，三值逻辑天然贴近人类思维（如 “是、否、可能”），三进制芯片表现出显著的性能优势。在 AI 决策、模糊控制等领域具有独特优势，实验室测试显示，其训练速度相比传统二进制芯片提升了47%，同时芯片温度始终控制在40℃以下。这一结果表明，三进制技术在高负载计算任务中具有更高的稳定性和效率。

三进制的优势具体在哪？

在相同数量的位数下，三进制可以表示更多的信息，在存储和传输数据时，三进制计算机可能需要更少的位数来表示相同的信息量。这意味着传统二进制芯片需依赖复杂的晶体管组合表达逻辑状态，而三进制能以更简洁的电路完成同等计算量，这击中了当下芯片行业的痛点，更少晶体管意味着更小的芯片面积、更低的制造成本。

三进制计算机在容错方面更有优势。由于它有三个状态，当出现错误时，错误的检测和纠正可能更容易实现。在二进制系统中，一个位错误可能会使一个数字从0变为1或者从1变为0，这种变化可能会对整个数据的含义产生很大的影响。而在三进制系统中，即使出现一个位错误，由于有三个状态，错误的纠正可以通过一些简单的编码和校验机制来实现。

这就像是为机器注入“灰度思考”能力，例如，在自动驾驶决策场景中，传统二进制需对“刹车概率”进行浮点量化（如0.7→0或1），而三进制可直接映射为中间态，使决策延迟从50ms缩减至34ms，同时降低急刹误触发率。

此外，更直白的从数学运算角度来看，三进制在某些运算上可能更高效。由于三进制的数位状态更多，可以更自然地表示一些数学规律，从而在运算过程中减少中间步骤。

三进制会代替二进制吗？

三进制会代替二进制吗？当然不会，三进制的出现是扩展计算范式，为芯片设计开辟新维度。业内分析指出，三进制若在边缘计算、低功耗AI芯片领域率先落地，或催生新一代计算架构。

事实上，三进制逻辑并非全新的概念。早在上世纪50年代，苏联莫斯科国立大学的研究人员就设计了世界上第一批三进制计算机“Сетунь”和“Сетунь70”。这些计算机利用平衡三元逻辑（-1、0、+1三种状态）进行计算，展现了在同等运算能力下更低的成本和更高的效率。但受限于当时工艺水平，因散热和稳定性问题未能普及。

即使是现在，想要大规模应用三进制也存在很多挑战。首先，三进制逻辑需要与现有的二进制系统兼容，因此开发高效的三进制-二进制转换电路成为必需条件；其次，三进制生态适配需重构编程语言、编译器及 EDA 工具链，推动行业标准制定；三进制芯片的设计和制造需要调整现有的半导体工艺，例如引入多阈值电压晶体管（Multi-Vt CMOS）或电阻分压网络；四是三进制需更精确的电压控制(如区分-1、0、+1)，对制造工艺和抗噪声能力提出更高要求。

值得注意的是，目前芯片巨头公司对非二进制架构大多持观望态度，但是会在二进制体系内进行渐进式改进。例如，英特尔曾探索多值逻辑存储（如3D XPoint），但其核心仍是二进制寻址；英伟达则在GPU中采用低精度浮点（FP8/FP4）模拟多态计算，但能效提升有限。