模拟和混合信号内容正在增加ASIC设计的风险

几年前，模拟与混合信号（AMS）领域遭遇了发展瓶颈。其在芯片首次失效中的占比翻倍，且此后未见显著改善迹象。有人认为，先进工艺节点相关问题可能使这一状况恶化，也有人期待人工智能或小芯片技术带来转机。 

图 1：ASIC 重新流片的原因。来源：西门子 EDA

多重趋势交织让模拟与混合信号设计变得更为复杂。Rapidus Design Solutions 封装技术现场CTO Rozalia Beica 指出：“将数字辅助逻辑集成到模拟模块和电源管理 IC 中，虽提升了性能与适应性，但也引入了严格的数模协同设计要求。这一转变需要能有效处理两个领域的混合验证环境。在先进工艺节点，可变性与布局相关效应加剧，模拟行为更难预测，需要更广泛的仿真覆盖和更高的计算资源。此外，AMS IP 如今深度嵌入 AI 加速器、射频收发器和传感器接口等大型 SoC 中，使得分层验证与系统级验证不可或缺。”

部分特定技术正推动这一趋势。Synopsys 首席产品经理 Karthik Koneru 表示：“在人工智能硬件与数据中心计算需求的驱动下，类似‘AI 工厂’的架构极大加剧了验证挑战。这一需求的核心是高带宽内存（HBM）技术 —— 其包含一堆 DRAM 裸片和一个集成混合信号电路（如 PHY）的逻辑裸片，以实现高带宽应用所需的大规模数据传输。这些电路将深度交织的模拟与数字领域结合，使验证范围更广、更关键。”

新节点带来了更多挑战。弗劳恩霍夫 IIS 自适应系统工程部集成传感器电子组经理 Björn Zeugmann 提到：“每一代新技术节点都伴随着验证时间的增加。这源于新的设计规则、更复杂的设计，以及原理图受布局的显著影响。寄生效应愈发显著，验证提取网表的重要性与日俱增。”

不仅高性能计算领域承压。Keysight 新机会业务经理 Chris Mueth 表示：“数据速率持续提升，模拟与射频（RF）功能的频率和带宽也更宽更高。这使得仿真表征与测试难度加大，因为所有参数都更敏感。以 6G 为例，亚太赫兹频段的建模、仿真与测试都极具挑战性。此外，一颗模拟射频芯片往往有上千项要求，除基本功能模式外，还需表征不同性能指标。”

新型晶体管器件增加了不确定性。埃及 Mixel 总经理 Mahmoud ElBanna 指出：“采用鳍式场效应晶体管（finFET）和全环绕栅极场效应晶体管（GAAFET）的先进节点技术，进一步增加了设计复杂度。这不仅引入了更复杂的器件模型和更难预测的互连寄生效应，还导致网表规模扩大两倍以上，显著延长了验证时间。”

与数字逻辑不同，模拟行为对寄生效应、布局相关效应（LDE）和工艺变化高度敏感，难以精准仿真。Rapidus 的 Beica 表示：“因此，含 AMS 内容的 SoC 首次流片成功率通常比纯数字 SoC 低 10%~15%。这一差距往往源于边界条件覆盖不足、建模不充分，或诸如电源域冲突、衬底噪声等集成问题。模拟 IP 的重新设计周期尤其昂贵耗时，特别是涉及布局修改或器件尺寸调整时。模拟错误在流片前更难检测，流片后修复成本更高，进而增加了开发风险与周期。”

更小的工艺节点加剧了这些影响。西门子 EDA 的 AMS 产品管理与营销主管 Sathish Balasubramanian 表示：“过去我们无需担心模拟设计中的噪声、耦合噪声甚至工艺变化，而现在必须重视这些问题。数字领域的信号完整性挑战已蔓延至模拟部分。过去模拟设计余量充足且速度较慢，但如今情况不同了。设计团队难以在模拟部分实现精确的性能指标，尤其是在 SerDes 通道或时钟生成等通信相关模块中。他们发现预期性能与实际性能差异显著，却难以判断是工艺变化还是设计缺陷所致。”

验证挑战

过去，模拟模块先独立验证，再集成到数字系统中。西门子的Balasubramanian 表示：“此外，过去我们有‘防护栏’，能将模拟模块与其他部分隔离。但如今防护栏消失了 —— 你需要在与数字电路相同的衬底上设计模拟模块，而且是在先进工艺节点上，甚至可能需要堆叠裸片。”

从模拟模块中获取预期性能通常需要数字电路的辅助。Mixel 的 ElBanna 表示：“随着数字辅助模拟系统成为主流，必须以高精度验证数模模块的协同设计。复杂的校准算法与跨域紧密耦合，要求验证策略不仅测试功能，还要能预测复杂的跨域交互与边角情况效应。”

随着复杂度提升，验证套件规模也在扩大。Synopsys 电路仿真首席产品经理 Karthik Koneru 表示：“回归测试套件如今包含数千项测试，不仅要求功能正确性，还需在工艺角、噪声条件和时序场景下保证高精度。挑战在于，如何在不影响数字大规模回归测试速度的前提下，实现模拟验证的精度需求。”

寄生效应与布局效应需要更详细的仿真模型。弗劳恩霍夫的 Zeugmann 表示：“仿真时间增加，因为需要详细网表使仿真结果尽可能贴近实际。为此，模型首先需通过硅片测量验证。当旧节点性能足以满足目标模拟需求时，将模拟与数字模块分离至不同工艺节点可缓解这一问题。”

仿真性能通常通过抽象化解决。Balasubramanian 表示：“我们看到设计者试图提升抽象层级 —— 仅在必要部分保留晶体管级设计，而大部分设计通过事件驱动的数字仿真器运行。但抽象化的问题在于，如何验证抽象模型是否准确表征了实际设计？当有人说‘我为这个模拟模块创建了一个模型’时，需要确保该模型适用于验证目的。”

其他抽象方法也可行。Synopsys 的 Koneru 表示：“采用实数模型（RNM）和支持 UVM 等混合数字验证方法已成为必然，而非可选。它们是扩展验证与实现复用的关键。尽管多家公司提供混合信号验证的模型生成工具，但动态自动模型生成的创新仍难以突破。当前需要的是能生成不同抽象层级模型，并允许用户根据精度与性能权衡进行选择的工具。”

必须找到合适的抽象组合。ElBanna 表示：“在基于数字的仿真中，使用模拟模块的简化数字语言模型，可加速针对数模交互的大规模回归测试。而基于 SPICE 的仿真精度最高但速度最慢，需使用完整网表，代价是更长的仿真时间。验证专家必须在多场景多工艺角的精确仿真与验证运行时间之间权衡。”

抽象化与“左移” 验证需求相关。弗劳恩霍夫 IIS 自适应系统工程部高级混合信号自动化组经理 Benjamin Prautsch 表示：“尤其对于先进工艺节点，尽早纳入布局效应至关重要，这有助于了解理想化原理图的性能退化程度。仅依靠设计专家的直觉已不足够 —— 他们可能擅长探索新拓扑，但如果关键寄生效应与预期差异显著，晶体管行为可能受到严重影响。寄生效应已成为实际设计的重要组成部分，必须尽快闭合‘设计 - 寄生效应’的反馈链。”

功能验证不再能孤立进行。Keysight 的 Mueth 表示：“我们一直倡导设计工程师与测试工程师在流程初期协作。一旦需求明确，就应创建包含各验证阶段（如仿真、晶圆测试、封装测试）的验证矩阵。有些场景无法物理测试，需依赖仿真（如无法访问芯片测试点或超出测量设备范围）；另一些场景则无需仿真（如仿真耗时过长或模型不准确，测试更高效）。因此，硅验证工程师或测试工程师应与设计工程师在需求确定后，共同制定验证矩阵，明确各场景的验证方式。”

小芯片的影响

目前尚不清楚小芯片技术是能缓解挑战，还是会引入更多问题。Zeugmann 表示：“模拟组件无需与数字部分在同一工艺节点制造。将模拟模块分离至独立裸片可提升良率。在旧节点制造模拟 IP 并通过小芯片方法集成，虽有帮助，但也会将验证挑战转移至更高层级。验证小芯片系统需要融合模拟、数字与互连模型的系统级测试平台。”

小芯片技术显然有显著优势。Beica 表示：“通过将模拟 IP 保留在 65nm 或 180nm 等成熟、表征完善的节点，小芯片可减少可变性并简化验证。这种方法还支持 IP 复用，降低设计风险并缩短上市时间。然而，基于小芯片的系统也引入了新的复杂性：混合节点验证、跨裸片时序和模拟信号完整性需仔细管理；互连建模必须考虑插入损耗和噪声耦合等模拟效应；相邻高功耗数字小芯片的热效应与功率噪声也需特别关注。”

当问题的真实影响未被完全理解时，潜在风险可能被掩盖。Balasubramanian 表示：“3D 集成本质上为问题增加了新维度 —— 需考虑热效应：当堆叠敏感组件时，如何使其免受温度变化影响？这是重大的布局规划与物理设计问题，需要专用工具解决。我们面临的第二个问题是应力 —— 人们甚至不清楚堆叠中的应力如何真正影响性能，更别提如何处理、测量、建模或设计规避了。”

许多环节因此变得更复杂。Beica 表示：“从封装角度看，2.5D/3D 集成、扇出和重分布线中介层等先进平台带来了新挑战。模拟模块易受电源完整性、热梯度和裸片间串扰影响，进而降低性能。系统级封装（SiP）设计融合了射频、模拟与数字组件，进一步复杂化了验证，需要多物理场仿真来考虑电磁干扰、热效应和信号完整性。”

人工智能会是救世主吗？

人们对各类人工智能技术的潜在影响充满期待。Beica 表示：“人工智能开始在 AMS 验证中发挥变革性作用。机器学习模型可从历史仿真数据中学习，提升覆盖效率，通过更少的运行生成高价值的边角情况；深度学习技术支持异常检测，有助于发现难以捕捉的错误；人工智能还能更精准地预测寄生效应与布局相关变化，加速设计周期并实现快速原型验证。尽管优势显著，但在获取高质量训练数据、构建可靠模型以及将人工智能集成到高精度模拟工作流中，仍存在挑战。”

助力加速调试将极具价值。Koneru 表示：“混合信号故障向来难以定位，而这正是人工智能的用武之地。通过自动化波形分析、识别异常和加速根因定位，人工智能可显著简化验证周期中最耗时的环节。”

人工智能还能更高效地利用仿真时间。ElBanna 表示：“验证所需的回归测试量正在快速增长，人工智能成为关键推动力 —— 包括智能修剪冗余测试列表、挖掘历史回归数据以发现未覆盖的漏洞或故障模式。人工智能甚至能在复杂模拟行为建模中发挥重要作用，以实现更快更准的仿真，并协助完成混合信号验证中日益复杂的任务，提升首次流片成功率。”

模型生成可能极具价值。Mueth 表示：“传统建模框架（如支持模型或行业标准模型）可能逐渐让位于机器学习、机器训练或人工神经网络模型。这并非意味着传统框架失去价值 —— 其确实能提供更多物理洞察，但机器学习可在缺乏传统模型或传统模型精度不足时，提供替代方案。” 

图 2：人工智能如何影响混合信号开发。来源：Keysight

尽管整个半导体行业面临技能短缺，但模拟领域需要长期积累才能精通。Balasubramanian 表示：“我们希望通过人工智能助手赋能模拟设计团队 —— 就像知识助手一样，随时帮助解决问题：从解释 PLL 原理开始，逐步辅助完成参考设计。在很多方面，人工智能真的能为行业人才培养提供助力。”

结论

模拟电路可能仅占裸片面积的一小部分，但其存在源于数字电路无法替代的功能。半导体行业由数字需求驱动，这让模拟设计的生存空间受到挤压，而与此同时，对模拟性能的要求却在持续提升。因此，模拟故障频发或许并不意外。

行业已多次尝试自动化模拟流程，但本质上其仍依赖手动操作，且每个新制造节点都需从头开始。或许小芯片技术能让模拟模块保留在更适配的节点上，延长 IP 生命周期，但这项技术在应用于模拟领域前，可能需要更成熟的发展。

人们对人工智能在模拟设计与验证中的价值愈发乐观。Mueth 表示：“在人工智能时代，可能会涌现出非传统的拓扑结构 —— 它们或许不在工程课程中，也难以被识别，但却充满创新性。随着人工智能的潜力逐步释放，工作流程将迎来诸多进展与变革。”