新型内存架构，适用于SoC和多芯片系统

来源：半导体产业纵横发布时间：2025-02-16 14:44

SoC

存储

生成海报

随着Numem推出封装形式的NuRAM芯片，存储器层次结构图可能需要进一步更新。

在深入探讨芯片和多芯片系统的现状之前，本文将先简要回顾一下当前的行业背景。人工智能（AI）和机器学习（ML）正变得无处不在，成为技术发展的核心驱动力。现代系统设计依赖于多种处理单元，包括CPU、GPU、NPU、TPU以及其他硬件加速器。

如今，设计ASIC（专用集成电路）、ASSP（专用标准产品）和SoC（系统级芯片）的方式通常是从可信的第三方供应商处购买常用功能的知识产权（IP）模块。这些IP模块可能是处理器、内存控制器、高速接口等。此外，企业还会开发自己的“定制”IP模块，以使其产品在市场上脱颖而出。这些IP模块被称为“软IP”，因为它们以寄存器传输级（RTL）的抽象形式表示，并通过硬件描述语言（如Verilog或VHDL）进行描述。随后，这些IP模块会被集成并合成为门级和寄存器级的网表，最终在硅芯片上制造。当然，以上描述是对复杂过程的高度简化。

一些巨头公司，如AMD、英特尔（及其新分拆的Altera）和英伟达，具备将多个硅芯片（即小芯片）集成到同一硅基板上的能力，从而形成多芯片系统。而其他规模较小的公司则梦想着拥有这种能力。

未来，即使是小型公司也可能通过购买硬IP形式的小芯片，利用现有的ASIC/ASSP/SoC设计工具和技术，开发自己的“定制”小芯片，并将这些小芯片组装在同一基板上，封装成单一模块。这一愿景正逐渐成为现实。根据2025年小芯片峰会的信息，以小芯片为核心的工具、技术和生态系统正在迅速崛起。

接下来，让我们将注意力转向存储器领域。过去，存储器的分类相对简单。在半导体存储器领域（不包括早期的水银延迟线和磁芯存储器），主要有ROM（只读存储器）和RAM（随机存取存储器），前者是非易失性的（即持久性存储），后者是易失性的（即临时性存储）。

在RAM中，主要有两种类型：动态RAM（DRAM）和静态RAM（SRAM）。从每个存储单元的角度来看，DRAM成本更低、占用面积更小、功耗更低，但速度较慢；而SRAM速度更快，但成本更高、占用面积更大、功耗也更高。

在大容量存储方面，过去主要依赖硬盘驱动器（HDD）。然而，随着技术的发展，存储器的分类变得越来越复杂。

如今，存储器的层次结构已经变得难以简单概括。以下是存储器层次结构的一个简化示意图：

存储器层次结构（来源：Max Maxfield）

金字塔顶端是嵌入处理器（如CPU、GPU等）中的寄存器，通常可以在一个时钟周期内访问。

接下来是L1、L2和L3缓存，以及任何嵌入式SRAM（eSRAM）和系统级缓存（SLC），这些通常由SRAM实现。

寄存器、缓存、eSRAM和SLC都集成在芯片上。历史上，主存储器（如DDR设备）位于芯片外，安装在印刷电路板（PCB）上。自2015年左右起，高端ASIC、ASSP和SoC开始集成高带宽存储器（HBM）——一种通过硅通孔（TSV）连接的DRAM堆叠芯片，并通过适当的接口与主芯片连接。虽然HBM通常不被视为小芯片，但它们本质上属于这一范畴。最近，DDR小芯片也开始出现（DDR是另一种形式的DRAM）。

除了DRAM和SRAM，还有其他类型的存储器，每种都有其优缺点。这些包括闪存（NAND和NOR）、MRAM（磁阻随机存取存储器）、ReRAM（电阻式随机存取存储器）、FRAM（铁电随机存取存储器）和PCM（相变存储器）。

MRAM因其非易失性、功耗低于DRAM且速度更快而备受关注。尽管MRAM的功耗远低于SRAM，但其速度一直显著低于SRAM——直到最近。

最近，Numem公司推出了一种名为NuRAM的存储器技术，基于标准的MRAM工艺，但其独特的MRAM阵列架构和SmartMem子系统使其性能接近SRAM。根据Numem的介绍，NuRAM在功耗、性能和可靠性方面表现优异，面积比传统SRAM小2.5倍，漏电功耗低85至2000倍。结合SmartMem SoC子系统，NuRAM能够实现类似SRAM的性能，并支持全面的自适应内存管理以及可选的SoC内存计算功能。

Numem最初以IP模块的形式销售其MRAM和SmartMem技术，供ASIC、ASSP和SoC设计者使用。如今，该公司正计划推出封装形式的NuRAM芯片，并进一步开发小芯片形式的NuRAM技术。这也是Numem参加2025年小芯片峰会的原因——他们希望与生态系统合作伙伴合作，为其他厂商提供参考设计。

Numem已经获得了测试芯片，并基于评估结果提供了以下两张图表：