2nm，台积电首发

台积电本周在旧金山举行的IEEE 国际电子设备会议 (IEDM)上介绍了其下一代晶体管技术。N2（即2 纳米）技术是这家半导体代工巨头首次涉足新的晶体管架构，称为纳米片或环绕栅极。

三星拥有生产类似设备的工艺，英特尔和台积电预计均将在 2025 年开始生产。

与台积电目前最先进的工艺 N3（3 纳米）相比，新技术的速度提高了 15%，能效提高了 30%，同时密度提高了 15%。

台积电研发和先进技术副总裁Geoffrey Yeap在 IEDM 上告诉工程师们， N2 是“四年多劳动的成果” 。当今的晶体管FinFET的核心是垂直硅鳍。纳米片或全栅晶体管则由一叠狭窄的硅带组成。

这种差异不仅可以更好地控制器件中的电流，还可以通过制造更宽或更窄的纳米片来生产更多种类的器件。 FinFET 只能通过增加器件中的鳍片数量来提供这种多样性——例如一个器件有一个、两个或三个鳍片。但纳米片为设计师提供了介于两者之间的渐变选项，例如相当于 1.5 个鳍片或任何可能更适合特定逻辑电路的鳍片数量。

台积电的这项技术名为 Nanoflex，允许使用不同的纳米片构建不同的逻辑单元，同一芯片上可以有 100 到 2000 个纳米片。由窄器件制成的逻辑单元可能构成芯片上的通用逻辑，而那些具有更宽纳米片的逻辑单元（能够驱动更多电流并更快地切换）将构成 CPU 核心。

纳米片的灵活性对 SRAM（处理器的主要片上存储器）的影响尤其大。几代以来，这种由 6 个晶体管组成的关键电路的缩小速度一直不如其他逻辑电路快。但 N2 似乎打破了这种缩小停滞的局面，产生了 Yeap 所说的迄今为止最密集的 SRAM 单元：每平方毫米 38 兆比特，比之前的技术 N3 提高了 11%。N3 仅比其前身提高了 6%。“SRAM 获得了采用环绕栅极的内在优势，”Yeap 说。

未来的环绕栅极晶体管

当台积电公布明年晶体管的细节时，英特尔则在研究业界能用多长时间将其缩小。英特尔的答案是：比最初想象的要长。

英特尔元件研究小组的硅技术专家Ashish Agrawal告诉工程师们：“纳米片结构实际上是晶体管结构的最后前沿。”甚至未来的互补场效应晶体管 (CFET)设备（可能在 2030 年代中期问世）也是由纳米片构成的。因此，研究人员了解它们的局限性非常重要，Agrawal 说。

“我们还没有遇到任何困难。这是可行的，这就是证据……我们正在制造出一款非常出色的晶体管。”

英特尔证明栅极长度为 6 纳米的晶体管性能良好。

英特尔探索了一个关键的缩放因子，即栅极长度，即晶体管源极和漏极之间栅极覆盖的距离。栅极控制流过器件的电流。缩小栅极长度对于缩短标准逻辑电路中器件之间的最小距离至关重要，由于历史原因，该距离称为接触多晶硅间距 (CPP)。

“CPP 微缩主要通过栅极长度来实现，但预计栅极长度达到 10 纳米时，微缩将停滞不前，”Agrawal 说道。人们认为 10 纳米的栅极长度太短，除了其他问题外，当器件处于关闭状态时，会有太多电流泄漏到器件上。

“因此我们考虑将工艺推至 10 纳米以下，”阿格拉瓦尔说。英特尔修改了典型的环绕栅极结构，因此设备只有一个纳米片，设备开启时电流会流过该纳米片。

通过减薄纳米片并修改其周围的材料，该团队成功生产出性能可接受的设备，其栅极长度仅为 6 纳米，纳米片厚度仅为 3 纳米。

最终，研究人员预计硅栅全覆盖器件将达到微缩极限，因此英特尔和其他公司的研究人员一直在努力用二硫化钼等二维半导体取代纳米片中的硅。但 6 纳米的成果意味着这些二维半导体可能暂时不再需要。

英特尔代工厂高级副总裁兼技术研究总经理桑杰·纳塔拉詹 (Sanjay Natarajan ) 表示：“我们还没有遇到瓶颈。这是可行的，这就是证据……我们正在制造出一种非常出色的晶体管”，沟道长度为 6 纳米。

台积电介绍CFET 架构

在IEDM上，台积电执行副总裁兼联席首席运营官米玉杰发表了精彩的主题演讲。他描述了业界从平面器件到 FinFET 的转变，以及最近用于 2nm 栅极环绕器件的纳米片技术。图案化也从浸没式光刻发展到 EUV 和多重图案化 EUV。设计技术协同优化（DTCO）也有助于将技术提升到新的水平。例如，背面供电有助于降低功率并提高密度。

他还讨论了从 FinFET 到纳米片 FET 再到垂直堆叠互补或 CFET 架构的演变。他解释说，与纳米片器件相比，CFET 方法的密度提高了 1.5 到 2 倍，有望继续实现摩尔定律的扩展。他介绍了台积电为实现 CFET 而开展的工作。在今年的 IEDM 上，台积电展示了第一个也是最小的 48nm 间距 CFET 反相器。

米玉杰解释说，除了 CFET 之外，对更高性能和更节能的逻辑技术的持续追求需要加速寻找超越硅基材料的通道材料。他解释说，碳纳米管 (CNT) 和过渡金属二硫属化物 (TMD) 因其物理和电子特性而引起了人们的极大兴趣。在互连领域，他讨论了正在探索的一种新型 2D 材料，该材料可作为铜的更好替代品。这种材料在厚度减小的情况下显示出比铜更低的薄膜电阻率，有助于缓解缩放几何形状中的线路电阻增加并提高整体性能。

米博士随后讨论系统集成技术（IV）。虽然推动二维技术微缩以在单片集成SoC中实现更好的晶体管和更高的封装密度很重要，但超越芯片级的创新以将集成扩展到异构领域也很重要。

他解释说，先进的硅堆叠和封装技术（包括 SoIC、InFO 和 CoWoS®）继续大幅缩小芯片间互连间距，有可能将 3D 互连密度再提高六个数量级。