SK海力士五层3D DRAM开发良率达56.1%

据韩媒BusinessKorea报道，SK海力士在6月16日至20日于夏威夷举行的VLSI 2024峰会上发表了关于3D DRAM技术的研究论文。论文详细介绍了SK海力士的五层堆叠3D DRAM已实现56.1%的内存良率。实验性的3D DRAM表现出与现有2D DRAM类似的特性。与水平排列存储单元的传统2D DRAM不同，3D DRAM垂直堆叠单元，以在相同物理空间内实现更高的密度。尽管如此，SK海力士指出，与2D DRAM相比，3D DRAM的性能不稳定，需要堆叠32至192层存储单元才能实现更广泛的应用。

与此同时，三星正在开发16层堆叠的3D DRAM，并在3月份的MemCon 2024展会期间宣布，计划在2030年左右实现3D DRAM产品商业化。

3D DRAM的优势

AI应用对内存性能（速度和存储密度等）的要求不断提升。然而，在大幅度增长的数据量，以及处理器快速提升的算力面前，传统的平面架构（2D）DRAM在存储密度和速度方面越来越吃力，与此同时，目前的DRAM制程工艺已经接近极限（最先进的DRAM制程约为12nm），进一步提升越来越难，这是由DRAM的结构导致的，它的基本存储单元是基于一个晶体管和一个电容器，目前的DRAM制程工艺扩展是在一个平面上进行的，工艺提升主要面临两个挑战：一、电容器的缩放；二、电容到数字线的电荷共享，要考虑用多少时间将电荷转移到数字线上、数字线有多长。存储电容的深宽比会随着制程工艺微缩而呈倍数增加，这就是平面DRAM工艺微缩越来越难的原因。

也就是说，传统DRAM架构是平面型的，而在一个平面内加入更多存储单元越来越困难。因此，类似于3D NAND，人们开始考虑将立体的3D架构带入DRAM。3D DRAM将存储单元堆叠在逻辑单元上方，以实现在单位面积上产出更多存储容量，3D DRAM可以有效解决平面DRAM存储电容高深宽比这一难题。此外，使用3D堆叠技术还能重复使用存储电容，从而降低DRAM的单位成本。 

由于3D DRAM中的晶体管堆叠为多层结构，这种结构可以扩大晶体管之间的间隙，从而减少电流泄漏。 

对于3D DRAM的前景，主要包括：

数据中心和云计算：随着大数据和人工智能的快速发展，数据中心和云计算需要处理的数据量越来越大。3D DRAM的大容量和高速特性，使得它成为下一代数据中心和云计算的理想内存解决方案。

高性能计算：在高性能计算领域，对内存的需求也是巨大的。3D DRAM的高速度和大容量，将有助于提升高性能计算的效率和性能。

移动设备：随着移动设备的普及，对移动设备的内存需求也在不断增长。3D DRAM的小巧体积和大容量，使得它成为移动设备的理想内存解决方案。

物联网：在物联网领域，大量的设备需要实时处理和传输数据。3D DRAM的大容量和低功耗特性，使得它成为物联网设备的理想内存解决方案。

各大存储厂商都非常重视3D DRAM的研发，并将其视为未来内存市场的重要发展方向。他们正在积极投资和推进3D DRAM的研发，以满足不断增长的对高容量、高性能、小存储单元尺寸以及低功耗存储设备的需求。

自2019年以来，三星电子一直在进行3D DRAM的研究，并于同年10月宣布了业界首个12层3D-TSV技术。2021年，三星在其DS部门内建立了下一代工艺开发研究团队，专注3D DRAM领域研究。2022年，三星准备通过逻辑堆叠芯片SAINT-D解决DRAM堆叠问题，该设计旨在将8个HBM3芯片集成在一个巨大的中介层芯片上。2023年5月，三星电子在其半导体研究中心内组建了一个开发团队，大规模生产4F2结构DRAM。由于DRAM单元尺寸已达到极限，三星想将4F2应用于10nm级工艺或更先进制程的DRAM。据报道，如果三星的4F2 DRAM存储单元结构研究成功，在不改变制程的情况下，裸片面积可比现有6F2 DRAM存储单元减少约30%。

同年10月，三星电子宣布计划在下一代10nm或更低的DRAM中引入新的3D结构，旨在克服3D垂直结构缩小芯片面积的限制并提高性能，将一颗芯片的容量增加100G以上。今年早些时候，三星电子还在美国硅谷开设了一个新的R&D研究实验室，专注于下一代3D DRAM芯片的开发。

据TechInsights称，美光在2019年就开始了3D DRAM的研究工作。截止2022年8月，美光已获得了30多项3D DRAM专利。相比之下，美光专利数量是三星和SK海力士这两家韩国芯片制造商的两三倍。美光表示，3D DRAM正在被讨论作为继续扩展DRAM的下一步。

与当前的DRAM市场不同，3D DRAM领域暂时没有绝对的领导者。美光在3D DRAM技术竞争中起步较早，且专利数更多，三星和SK海力士可能会加快3D DRAM商业化进程，尽快地进入大规模生产阶段，以便更早地抢占市场。

目前三星和SK海力士能量产的最尖端DRAM采用的大概为12nm的工艺，考虑到越来越接近10nm，在未来的三到四年内，全新结构的DRAM芯片商业化几乎是一种必然，而不是选择。