一种材料搞定两类晶体管，提升AI芯片能效

一种全新技术方案有望让未来人工智能芯片体积更小、能效更高。由韩国科学技术院（KAIST）牵头的研究团队利用单一材料，攻克了原子级薄层半导体面临的一大主要难题：电荷高效注入困难。该技术可助力下一代人工智能与低功耗半导体器件的研发，这类器件将多层超薄结构进行垂直集成，以此提升器件密度与性能。

由化学与生物分子工程系Joonki Suh教授带领的研究团队，基于二硒化锡（SnSe₂）研发出一种 “通用范德华隧穿注入器”。这款单材料注入器能够向两种不同类型的原子级薄层半导体沟道高效输送电荷。

该研究成果发表于《先进材料》（Advanced Materials），此项研究由延世大学、中国北京计算科学研究中心、韩国科学技术研究院（KIST）、汉阳大学、蔚山国立科学技术院（UNIST）以及三星电子的研究人员共同合作完成。

接触难题

晶体管是控制电流流动的微型开关。几乎所有半导体芯片，无论是智能手机、计算机芯片，还是高端人工智能处理器，内部都含有海量晶体管。

晶体管大致可以分为N型与P型两类。N型晶体管依靠电子传输电流；P型晶体管的电流载体则是空穴，即未被电子占据的能态，起到正电荷载流子的作用。现代半导体芯片将这两种晶体管集成在CMOS电路中，兼顾高速运算与低功耗特性。

厚度不足一纳米的二维半导体，近来成为实现芯片小型化、提升能效的热门候选材料。其原子级超薄结构还支持多层器件垂直堆叠，有望在相同芯片面积内集成更多晶体管。

但如何向这类超薄半导体高效注入电荷，一直是难以解决的痛点。制备过程中，若直接将传统金属电极沉积在二维半导体上，会破坏其脆弱的原子结构；生成的界面还会形成能垒，阻碍电子或空穴的注入。

在原子级薄层半导体中，电荷的 “接入端” 一直是制约晶体管性能的主要瓶颈。更棘手的是，N型沟道和P型沟道通常需要不同的接触条件，因此过去必须分别对电极做针对性优化。

一个注入器，两种隧穿通路

该研究团队使用单一材料二硒化锡（SnSe₂）解决了上述问题，这是一种由锡（Sn）和硒（Se）构成的层状半导体。SnSe₂不会和半导体沟道形成强化学键，而是依靠被称为范德华力的弱原子间作用力与沟道接触。该方式可以保护原子级薄层沟道不受损伤，形成洁净、均一的界面。

关键在于，SnSe₂与不同半导体搭配时，会形成各不相同但性能优异的电荷注入通路。

当和P型二硒化钨（WSe₂）组合时，SnSe₂会形成III型（即断隙型）能带排列，实现高效的带‑带隧穿。在该机制下，电荷载流子依靠量子效应直接隧穿穿过能垒，而不需要积累足够能量翻越能垒。

当搭配N型二硫化钼（MoS₂）时，同一个SnSe₂注入器会形成另一种结结构。施加栅极电场可以重塑并收窄电子注入势垒，让电子得以隧穿通过。

简言之，过去N型、P型晶体管需要两套分别优化的电荷注入接触；而SnSe₂作为共用的单一注入器，可以借助不同隧穿机制适配两种极性的沟道。

电流与开关性能提升

这项技术带来的性能提升十分显著。对比传统镍电极，搭载SnSe₂注入器的P型二硒化钨晶体管，最大驱动电流提升超1000倍。驱动电流指晶体管导通时能够输出的最大电流。

在N型二硫化钼晶体管中，SnSe₂注入器实现了陡峭的开关特性，器件开关比超过10亿（10⁹）。也就是说，器件导通时可以有效传导电流，关断状态下又能极大抑制漏电流。

研究团队还制备了CMOS反相器（数字电路的基础单元，融合N型与P型晶体管），验证其在反复输入信号下能够稳定工作。

该研究的核心突破是证实：单一材料可以为两类超薄半导体高效供给电荷，摆脱了N型、P型器件必须分别配置电极的传统思路。

迈向堆叠芯片之路

随着直接生长、大面积制备、器件集成技术进一步发展，二维半导体未来可以实现多层堆叠，制造三维芯片。

这类架构能够在同等芯片面积内容纳更多晶体管，实现更多功能，同时功耗更低，助力下一代人工智能处理器以及超低功耗电子设备的开发。

Suh表示：“单层二维半导体最棘手的瓶颈之一就是高效电荷注入。本研究证明，这一难题可以通过单一材料平台来解决。随着直接生长与大面积加工技术持续进步，该方案有望推动低功耗二维CMOS集成电路走向实际应用。”