随着人工智能系统不断迭代升级,存储器需要以更高的速率传输更大容量的数据。但传统平面半导体微缩技术已经接近物理极限。韩国科学技术院(KAIST)的研究团队攻克了三维垂直堆叠存储器件的一项关键短板,为研发速度更快、能效更高的AI半导体开辟了全新路径。
由电气工程学院Jimin Kwon教授牵头的研究团队,开发出一种新型多层层间介质结构。该结构能够降低器件缺陷,大幅提升下一代存储器件 —— 氧化物垂直沟道晶体管(VCT)的性能。本项研究由韩国蔚山科学技术院(UNIST)、延世大学以及韩国其他科研机构的研究人员共同合作完成。
DRAM作为计算机的主存储器,过去数十年依靠器件尺寸缩小、降低漏电实现技术进步。近期,电流垂直流动的垂直沟道结构,成为提升存储密度的核心技术。
该技术面临的难题是氧空位,也就是氧化物半导体中因缺失氧原子形成的缺陷,它会造成材料电学性能不稳定。但氧元素又不能无限制供给:为抑制氧空位而输入氧气时,部分氧原子会发生迁移,扩散至金属电极并造成电极氧化,反而劣化器件性能。沟道需要氧,电极却要避免接触氧。因此,实现氧的选择性管控成为关键技术挑战。

ITO/SiO、TiN/SiO异质结构中间隙氧能量的DFT与AIMD仿真。
KAIST团队研发了由氮化硅/二氧化硅/氮化硅(SiN/SiO₂/SiN)构成的新型多层层间介质,设计成 “氧隧道” 结构。该结构可以把氧定向输送到沟道,同时阻挡氧流向电极。该结构既可以稳定补偿氧化物半导体内部的氧空位,又能够抑制电极发生不必要的氧化,解决了二者难以兼顾的权衡矛盾。
依托该技术,研究人员在氧化物垂直沟道晶体管上实现了世界领先水平的电流密度与数据保持时间。器件还展现出优异的工作稳定性。经过超过1000万次严苛的电应力测试之后,器件阈值电压漂移仍低于50毫伏(mV),证明其作为存储器件具备高可靠性。
研究团队将传统硅CMOS工艺与这款新型氧化物半导体平台结合,进一步评估系统级性能。测试结果表明,该技术可以显著提升下一代存算一体(CIM)系统的性能。存算一体属于智能半导体,可以直接在存储器内部完成AI运算。
论文第一作者Hyeonho Gu表示:“本项研究的意义不止于提升存储密度,它基于氧迁移调控的全新思路,解决了3D器件中长期存在的稳定性难题。我们预计,该技术将发挥关键作用,推动AI时代所需的超低功耗、高性能存算一体系统加速走向商业化。”
本文转自媒体报道或网络平台,系作者个人立场或观点。我方转载仅为分享,不代表我方赞成或认同。若来源标注错误或侵犯了您的合法权益,请及时联系客服,我们作为中立的平台服务者将及时更正、删除或依法处理。
