加州大学圣地亚哥分校的工程师研发出一款新型芯片,通过优化向GPU的供电方式,有望大幅提升数据中心的能源利用效率。

随着数据中心耗电量持续攀升,加州大学圣地亚哥分校科研团队推出全新芯片设计,旨在优化图形处理器(GPU)的供电调控方式。该研究聚焦电子领域的一大基础难题:如何将高压电高效转换至计算硬件所需的低压等级。在实验室原型测试中,这款芯片在模拟现代数据中心的工况下,实现了高效率电压转换。该项研究成果发表于《自然・通讯》期刊,有望助力研发体积更小、能效更高的计算系统。

新型DC-DC降压转换芯片置于美分硬币上用以参照尺寸
此次新设计重新改良了DC-DC降压转换器这一几乎所有电子设备都在使用的通用元器件。转换器相当于电源与精密电路之间的防护枢纽,可将输入电压降至各元器件安全工作所需的标准电压。
在大型算力设施中,供电通常采用48伏标准电压;而GPU所需电压远低于此,一般仅为1至5伏。随着设备性能不断提升、内部空间日趋紧凑,实现大压差下的高效电压转换变得愈发困难。
传统降压转换器在输入与输出电压差距较大时,会出现效率下降、输出电流供给不足等问题。现有多数设计依赖电感等磁性元器件,这类器件虽经过长期迭代优化,性能已逼近物理极限,难以满足未来技术的规模化升级需求。
加州大学圣地亚哥分校雅各布工程学院电气与计算机工程系教授、本研究通讯作者PatrickMercier表示:“电感式转换器的设计已趋于极致,很难再有大幅提升空间,无法适配未来的发展需求。”

新型芯片用于DC-DC降压转换的压电谐振器(白色圆盘);左侧为传统降压转换器常用的电感,用作对比参照。
为寻找替代方案,Mercier带领团队研究采用压电谐振器的可行性。这类微型器件依靠机械振动实现能量存储与传输,而非传统的磁场原理。
基于压电元器件的转换器具备多重优势:体积更小、能量密度更高、转换效率更优,且更适合大规模量产。Mercier称:“该技术还有巨大的提升空间,性能有潜力超越以往所有传统方案。”
不过早期版本的压电转换器,在处理大压差工况时,始终难以兼顾转换效率与功率输出能力。
为突破上述难题,研究团队研发出压电谐振器+商用微型电容组合的混合电路架构,通过特定布局排布电容,可更高效地处理大幅度电压压降。
团队将该设计集成为原型芯片并开展实验室测试,成功将48伏电压降至数据中心通用的4.8伏,峰值转换效率达96.2%;输出电流能力相较早期压电方案提升约三倍。

新型DC-DC降压转换芯片测试电路板,中央为芯片本体,周围排布电容;压电谐振器安装在电路板底部,与芯片电路连通。
这种混合架构优势显著:可为电路提供多条电能传输路径,减少能量损耗,同时降低压电谐振器的负载压力。在仅小幅增加芯片整体体积的前提下,实现更高转换效率与更强供电能力。
该技术目前仍处于早期研发阶段,但为突破传统电源转换器瓶颈迈出了关键一步。后续研究将聚焦材料优化、电路性能迭代以及封装工艺改良。
Mercier解释,实际应用中存在一大难题:压电谐振器工作时会产生振动,无法采用常规焊接工艺固定在电路板上,需要开发全新的集成封装方式。他补充道:“压电式转换器目前还无法直接替代现有供电方案,但具备清晰的升级潜力。我们需要从材料、电路、封装多维度持续优化,才能真正落地应用于数据中心场景。”
本文转自媒体报道或网络平台,系作者个人立场或观点。我方转载仅为分享,不代表我方赞成或认同。若来源标注错误或侵犯了您的合法权益,请及时联系客服,我们作为中立的平台服务者将及时更正、删除或依法处理。
