CPO下一挑战：把光学性能变成可量产系统

随着AI数据中心对网络带宽和能效的要求持续拔高，共封装光学（CPO）正在走出实验室，进入商业化部署阶段。

过去行业谈CPO，焦点大多集中在光电集成度、传输带宽、功耗指标，还有光引擎和交换芯片之间的互连距离。可当CPO真的走到实际产品和规模化生产这一步，一个更棘手的问题浮出水面：如何将实验室阶段的高性能光学原型，转化成能稳定制造、测试、交付的量产系统？

对于行业而言，CPO接下来要啃的硬骨头，早已不只是光学器件本身的性能，而是整套系统的制造能力。光学对准、封装工艺、热管理、机械稳定性、测试方案和良率控制，这些过去分属不同环节的问题，如今在CPO封装内部缠成了一团，这是CPO从技术演示走向大规模商用必须迈过去的一道坎。

CPO改的不只是信号路径

传统可插拔光模块的工作逻辑很直接：交换芯片发出高速电信号，先经过PCB板上的电气走线，一路传到前面板的光模块，再完成电光转换。交换芯片带宽一路往上走，这段几厘米到十几厘米的电传输路径，慢慢成了系统功耗和信号完整性的最大拖累。高速电信号在PCB上跑，插入损耗、信号反射躲不开，必须加额外的均衡电路处理，功耗自然下不来。带宽再往上提，传统架构的电气互连压力只会越来越大。

CPO的思路很简单：把光电转换环节尽量往交换芯片身边挪，缩短原本冗长的电气路径，既降信号损耗和互连功耗，又能提高系统带宽密度。目前，博通和英伟达都在往这个方向发力——博通已经拿出了51.2Tbps的CPO交换平台，而英伟达也在推进高密度光子交换平台，把硅光引擎和交换系统做紧耦合集成。

技术路径的优势已经很明确，但问题也跟着来了：光引擎一旦塞进交换芯片封装内部，制造难度就完全变了。过去光模块是独立部件，制造、测试、筛选都能单独做，出了问题单独更换就行。到了CPO架构里，光引擎、交换芯片、封装基板、光纤连接、散热结构全绑在了一起，任何一个环节出点偏差，都可能拖垮整个系统的性能。说白了，CPO不是做出性能合格的光引擎和交换芯片就完事了，还得保证这些东西组装到一起之后，设计时定好的光学、电气、热学性能一点不打折扣。

三家厂商，三条路线

从博通、英伟达和IBM Research的三种技术思路来看，这三家没有走同一条路，但都在解决同一个核心问题：怎么在实现高带宽光电集成的同时，把物理接口和制造流程的复杂度控住。

博通走的是极致紧耦合路线，它的Bailly CPO平台把8个硅光引擎和Tomahawk 5交换ASIC集成在一起，做到了51.2Tbps交换容量。这套方案的核心就是尽量压短交换芯片和光引擎之间的高速电连接距离，砍掉传统架构里冗长的PCB走线，换来更高的电气效率和带宽密度。但高度集成是把双刃剑，光引擎贴装、封装内热行为、电气连接、光纤耦合，全变成了环环相扣的制造流程。哪怕光引擎和交换芯片各自都达标，组装完也不一定能跑出预期性能。这条路线性能优势明显，但对封装良率、工艺稳定性和过程检测能力的要求也最高。

英伟达选择了一条更灵活的路，它的Spectrum-X Ethernet Photonics架构同样用多芯片模块把硅光引擎集成在封装基板上，却特意在光纤连接环节留了可拆卸接口。这个设计的巧思在于，光引擎可以先通过焊料回流工艺贴到封装基板上，光纤安装则放到后续制造阶段再做。这样一来，厂商就能先完成光引擎筛选，再接光纤，还能把光纤安装工序独立出来做自动化，不用让脆弱的光纤连接跟着前面的高温工艺走一遍。需要说明的是，这个设计不是让光引擎能像传统模块那样现场插拔更换，而是通过保留制造阶段的接口，让组装工序安排得更灵活，减少工艺风险。

IBM Research的探索则换了个角度，他们在研究聚合物光波导和CPO模块组装工艺，重点试不同的组装顺序，比如可以先把光子集成电路（PIC）和聚合物光波导接好，再做其他模块组装；也可以把光学接口留到流程后面再引入。这个研究的真正价值，是证明了光学集成没有唯一固定的制造顺序——不同的波导结构、基板设计、接口形式，可以对应不同的工艺路线。当然，聚合物波导也有自己的难题要解决：粘附性、耦合损耗、材料稳定性、尺寸精度，还有能不能扛住焊料回流的高温。目前这些研究还在验证技术可行性，离商业化量产的经济性验证还有一段距离。

把上述三家的路线放在一起，可以看出一个很清晰的趋势：CPO制造不是非要把所有部件都永久焊死才算集成。适当留一些可以独立测试、组装的接口，反而能提高整体制造效率和良率。紧电集成和选择性制造模块化，从来不是非此即彼的关系。

光学对准是量产第一道坎

在CPO制造里，最典型的难题就是光学对准。光信号要在不同光学器件之间高效传输，光学结构的位置、角度必须足够精确。横向偏一点、垂直间距差几微米、角度歪一点，都可能让耦合效率跳水，光学损耗飙升。不同耦合方式的精度要求也不一样：边缘耦合、光栅耦合、扩束结构、波导耦合，各有各的定位和尺寸控制门槛。

更麻烦的是，初始对准对准了，不代表封完之后还能保持性能。在实际制造里，胶黏剂固化可能带偏位置，温度变化可能让封装结构变形，基板翘曲、不同材料热膨胀系数不匹配，都可能悄悄改变光子器件和光纤接口的相对位置。

这就带出了工艺上的两难：如果先做光学集成再做封装，设计和组装空间更大，但已经做好的光学接口得扛住后面焊接、热处理这些工序的折腾；如果最后再做光学集成，前面工艺对光学接口的影响小了，可此时封装结构基本定型，操作空间和对准条件都会变得更苛刻。

另外，主动对准和被动对准也各有优劣。被动对准靠器件本身的几何尺寸和制造公差，前期尺寸控得够准就能提效率；主动对准借光学反馈补偿位置偏差，精度更高，但要额外的设备、测试时间和成本。所以CPO制造真正要解决的，从来不是把光引擎精准放到位置上这么简单，而是要保证它走完整个封装流程、经历温度循环、长期工作之后，还能稳稳保持光学性能。

良率和测试，决定能不能放量

除了对准，良率是CPO商业化绕不开的另一道坎。举个例子，假设一个封装要做8道关键光学集成工序，每道工序合格率99%，而且所有工序都必须一次通过，那么最终系统合格率只有约92.3%。这只是个说明问题的假设计算，不代表实际产品数据，但它点破了一个残酷的现实：单个工序看着良率很高，乘到一起就不是那么回事了。

而且缺陷发现的时机，直接决定了制造成本。如果一颗光引擎在进封装之前就测出问题，大不了换掉这颗引擎，不会连累后面的高价值交换芯片和封装组件；可要是等光引擎和交换芯片永久焊死之后才发现缺陷，损失就大了，赔进去的可能不只是光引擎，还有封装基板、交换芯片、散热结构，以及前面花掉的所有测试和组装成本。所以CPO必须重新设计各制造阶段的检测边界，尽量在高价值组件最终集成之前就把问题筛出来。

这样一来，可测试性设计就变得格外重要。传统电子芯片可以用电探针、扫描链、功能测试做检测，可光子器件的测试复杂得多：光学测试需要精准的光纤定位、稳定光源、波长控制、校准过的接收器，还有稳定的耦合环境。而且不是所有光学性能都能在晶圆阶段测出来，有些特性要等电芯片和光芯片集成之后才能准确测量，有些要等外部光纤接口装好，或者到了特定工作温度才能验证。

一套方案就算光学性能再漂亮，如果测试接口难接近、测试时间太长、结果不稳定，产量一上来，成本就会变成过不去的坎。

结语

当前，CPO确实已经进入了新的发展阶段。早期行业想的是怎么把光引擎挪到交换芯片旁边，解决高速电互连的功耗和带宽瓶颈。但现在随着博通、英伟达这些厂商把产品往前推，CPO的竞争焦点已经延伸到了封装集成、制造工艺和规模化生产能力上。

一个很本质的变化是：CPO不是简单把传统光模块塞进芯片封装，而是重新定义了电子芯片、光子器件、光纤、封装基板、散热结构之间的关系。每一个接口都同时牵扯电气、光学、热学、机械性能，某个环节的工艺调整可能改善了一项性能，却悄悄影响了另一项。真正成熟的CPO方案，必须在设计之初就把这些因素通盘考虑。

未来CPO的竞争，恐怕不只是比谁的光引擎带宽更高、功耗更低，还要比谁能把光学对准、封装组装、过程检测和最终良率控得更好。实验室里做出得高性能样品不算什么，能在不同批次、不同设备、不同生产条件下，持续造出性能稳定、成本可控的产品，才是真正的产业化门槛。这大概就是CPO从技术突破走向大规模商用时，最值得关注的下一场较量。