NVHBM，HBM制造话语权转移

英伟达NVHBM带来的改变，不止是内存与AI加速器的连接方式。它还可能重塑半导体行业在高带宽内存（HBM）的设计、制造与认证环节上的分工模式。据此前报道，英伟达已要求三星、SK hynix、美光采用台积电3 nm工艺生产NVHBM的逻辑基底裸片。同时要求各家的DRAM裸片统一基于第六代1c工艺节点。三星已经接受了这些要求，尽管三星以往在HBM生产中一直使用自家晶圆厂。以上安排目前仅为行业报道，并非几家企业公开确认的制造协议。

这一点区分至关重要。英伟达并非打算用3nm逻辑工艺生产整套内存堆叠。基底裸片和堆叠DRAM裸片功能不同，所需制造工艺也不一样。但这一报道透露出的方向，引出了一个更大的工程问题：如果由系统厂商定义内存架构、晶圆厂生产逻辑基底裸片、内存厂商制造并堆叠DRAM，HBM是否会变成一种模块化程度更高的制造产品？答案并不仅仅取决于是否采用同一种半导体工艺。

正在发生哪些变化？

传统HBM由垂直堆叠的DRAM裸片搭配一块逻辑基底裸片组成。DRAM负责提供存储容量，基底裸片承担配套功能，以及和处理器之间的物理接口。内存控制器一般放在加速器芯片上。NVHBM改变了这套功能划分：它把英伟达自研的内存控制器集成进HBM基底裸片，同时重新设计内存和计算单元之间的接口。这让基底裸片成为架构里更核心的组成部分，也为把它的制造流程，和DRAM专用工艺拆分开创造了条件。

这个思路并非全新。2024年4月，SK hynix宣布和台积电合作，将先进晶圆工艺用于HBM4的基底裸片。2024年12月，Marvell推出自研HBM架构，集成基底裸片逻辑、控制器功能、先进裸片间接口以及封装方案。英伟达的方案延续了这个趋势，并且希望在多家内存供应商之间采用一套统一的定制架构。

报道里提到的1c DRAM要求，带来了新的变量。英伟达不只是想统一逻辑基底裸片，还希望底层DRAM工艺代际保持更高一致性。不过，采用同一代DRAM工艺，不等于不同厂商使用完全相同的制程、器件结构或者生产流程。

这次架构层面的转变，是由跨企业统一内存需求，同时让专业厂商分工完成产品不同部分的生产。

哪些环节有望变得更模块化？

传统HBM是高度一体化的存储产品。DRAM制造、硅通孔（TSV）制作、晶圆减薄、裸片堆叠、键合、测试与认证，整套流程必须协同生产。

一套标准化的定制基底裸片，有望形成清晰的分工：

• 系统设计方：定义控制器、内存接口以及系统级性能指标

• 逻辑晶圆厂：用先进逻辑工艺生产定制基底裸片

• 内存厂商：生产DRAM裸片，并将其组装成完整内存堆叠

• 先进封装服务商：把经过认证的内存堆叠和加速器、封装互联结构集成在一起

这类分工其实已经以不同形式存在。真正的变化在于，参与供货的各家供应商之间，有望实现更高程度的标准化。如果面向处理器的接口和控制器架构统一，系统设计方就可以减少不同内存方案之间的部分差异。

但这里有一个重要局限：统一架构不等于各家产出的内存堆叠可以直接互换。两家供应商即便使用相同的基底裸片工艺和DRAM工艺代，最终产品的工作裕量、热特性、功耗、工艺波动、可靠性依然可能存在差别。

标准化设计只是提供了模块化制造的可能性，并不代表不同厂商的产品可以等效替代。

制造难题转移到了哪里？

把基底裸片和DRAM制造分开，并不会消除HBM本身复杂的物理约束。整套堆叠依然需要高密度垂直互联、精准的裸片对位、可靠的键合、可控的供电、散热方案，以及大量测试。事实上，制造分工拆分之后，多个集成边界会变得更加关键。

基底裸片与DRAM的集成

一套工艺生产的逻辑裸片，必须和另一套工艺产出的DRAM裸片稳定互联。接口要兼容双方在电气特性、物理尺寸、供电需求、热行为上的差异。

堆叠与键合良率

HBM的可靠性高度依赖多层DRAM之间的垂直连接。TSV、键合结构、对位精度、累积工艺偏差，依然决定最终良率。就算基底裸片单独通过认证、DRAM裸片单独测试合格，也不能保证堆叠完成后的成品良率很高。

热与功耗特性

控制器移入基底裸片，会改变发热位置。热设计需要兼顾逻辑电路的功耗、热量在DRAM堆叠内的传导，以及相邻加速器带来的工作环境。

测试与故障定位

基底裸片和DRAM由不同企业生产时，测试方案必须能够定位故障来源。封装层面测出的故障，有可能来自DRAM阵列、控制器逻辑、垂直互联、键合工艺、供电链路，或是封装其他部分。这就要求配套的中间测试、故障诊断手段，以及全生产流程的可追溯能力。

认证与可靠性

最终成品必须在典型工作条件下，满足带宽、延迟、功耗、散热以及长期可靠性指标。统一工艺代际或许能减少一部分偏差来源，但每家供应商的成品内存，依然需要单独完成认证。这也是这套模块化思路面临最严苛考验的地方。

这会改变HBM的制造主体吗？

有可能，但提供内存组件、交付经过认证的完整HBM堆叠，二者之间依然存在巨大门槛。基底裸片制造和DRAM生产拆分之后，企业可以在生产流程的特定环节做更深的专业化。

先进逻辑晶圆厂可以生产带控制器的基底裸片；内存厂商可以专注打磨DRAM工艺和高密度堆叠技术；专业封测厂也可以承接部分集成与测试工作。但这只是一种未来可能的生产模式，并不是英伟达这些要求落地之后必然出现的结果。想要进入这条供应链，企业依然需要具备成熟的DRAM技术、经过验证的堆叠键合工艺、已知合格裸片（KGD）方案、热表征、失效分析以及产品认证能力。

成本因素同样重要。制造环节拆分到不同企业，会带来物流、中间测试、追溯、良率归属以及多方协同成本。模块化生产模式能否跑通，取决于分工带来的灵活性与专业化收益，能否覆盖这些新增成本。现有的HBM厂商依然可以依靠DRAM单元密度、能效、堆叠能力、工艺控制、良率维持自身技术差异。

所以这个变化，并不是简单替代垂直整合的内存制造模式。核心是判断：哪些生产环节适合专业化分工，哪些环节必须紧密绑定，才能保住良率、性能和可靠性。

如何证明这套模式可行？

关键里程碑，不是宣布大家共用一套基底裸片工艺。而是证明多家供应商能够稳定交付完整内存堆叠，并且全部满足同一套系统要求。这远不止满足标称规格。工程师需要在多个维度对比实际产品：带宽、延迟、功耗、信号完整性、热特性、工艺波动、可靠性。他们需要在堆叠前后设计合理的测试覆盖，把电气性能和物理工艺偏差建立关联，找出哪些工艺对性能和良率裕量影响最大。

同时，当故障跨企业边界时，各方必须明确失效分析和整改责任。举个例子，两家供应商都采用英伟达定义的基底裸片架构。标称条件下，二者都能达到所需带宽。但DRAM特性、键合质量、热阻、组装偏差带来的差异，会造成工作裕量不一样。这些差异，往往要在温度、电压、负载或者老化条件变化之后才会显现。

产品架构一致，不等于制造出来的成品等效。标准化的真正衡量标准，不是供应商能不能做出同一份设计，而是能不能持续交付满足同一套认证工况要求的产品。这一点，决定模块化制造是带来实实在在的灵活度，还是徒增一堆需要管理的接口。

工程小结

NVHBM反映出半导体集成领域一个更大的趋势：架构定义权和制造权，不一定必须掌握在同一家公司手里。系统设计方可以主导更多内存架构定义；先进晶圆厂生产逻辑基底裸片；内存厂商发挥DRAM制造和堆叠的专长；封装服务商把这些器件集成到完整的加速器系统里。

但分工拆分，并不会消除各部分之间的物理依赖。接口定义、工艺管控、测试覆盖、生产追溯、产品认证，会变得更加重要。所以报道中提到的台积电3nm、1c DRAM要求，值得关注的原因不只是统一各家制造工艺，而是它开启了搭建一套更标准化产业生态的可能性。这套生态能不能真正实现模块化，最终要看产品层面的实际验证结果。

Moh黄金法则：统一设计不等于统一产品。想要做到后者，需要可控的制造流程、经过验证的接口，以及跨供应商可复现的认证体系。HBM的下一轮变革，或许不只是内存怎么设计，而是整个行业能不能跨企业边界稳定地把它造出来。