3D Cube-H，三星明年初完成研发

据报道，三星电子已制定计划，目标在明年初完成3D Cube-H的研发。3D Cube-H是基于混合键合（hybrid bonding）打造的先进封装技术，用来实现垂直堆叠结构。

3D Cube是一款可将芯片垂直堆叠的先进封装技术。和传统水平摆放芯片的方案相比，它能在相同面积内集成更多晶体管。三星电子此前已经开发出采用热压键合技术的3D Cube-T。如今，三星正在研发下一代方案——搭载混合键合技术的3D Cube-H。

3D Cube-H的核心应用场景是超高性能AI芯片。如果三星顺利完成这项技术研发，不仅能够提升未来AI芯片的竞争力，也有望为其晶圆代工业务争取大型科技客户打下基础。熟悉该项目的业内人士表示：“三星一直在积极研发面向3D系统（逻辑）芯片的混合键合技术。明年初将完成首版设计套件，之后会启动和潜在客户的评估工作。”

三星正在研发的3D Cube-H，端子间距（节距）达到6微米（μm）级别。对比基于传统TC键合方案最低约25微米的节距，属于精度很高的规格。3D Cube-H预计在高性能AI芯片市场迎来需求增长。典型场景包括堆叠GPU等高性能逻辑芯片，或是在HBM等存储芯片上方堆叠逻辑芯片。

另一位半导体行业人士称：“采用混合键合可以大幅提升芯片互连密度，同时降低单位比特功耗；在散热方面，相比TC键合也更有优势。”先进封装被视作决定AI芯片竞争力的核心要素。

三星3D Cube-H概念示意图

三星最早落地3D Cube时选用的是TC键合技术。TC键合是在芯片之间制作微型凸点，依靠热压把芯片互连在一起的方案，已经广泛用于各类半导体制造，良率和成本效益相对更好，三星将该方案命名为3D Cube-T。

但随着3D逻辑芯片性能持续升级，TC键合在性能、散热上遇到瓶颈，混合键合成为替代方案。混合键合直接将芯片之间的铜层互连，相比TC键合散热表现更佳；可以更密集排布作为数据通路的铜端子，同步提升性能与能效。三星这套采用混合键合的技术，命名就是3D Cube-H。

押注日本产业链，三星争夺AI芯片封装竞争优势

本月初，三星电子会长李在镕到访设在日本横滨的先进封装实验室（APL），考察了封装材料、工艺技术的研发进展，并和日本供应商洽谈合作。

三星于2023年设立APL，计划自2024年起，五年内投入400亿日元（约2.5亿美元）。这座横滨实验室负责研发、验证先进封装材料与制造工艺，打通三星的芯片设计、制造能力和日本材料、设备厂商的资源。日本政府也为该项目提供资金支持：中央政府最高补贴200亿日元，横滨市政府另提供25亿日元。到2028年，国家级补贴总额预计最高可达200亿日元。直接和日本本土供应商合作，可以缩短研发周期。此前，半导体材料从日本运送至三星韩国研发基地大约需要两个月。在本地开展测试，有望缩短这一周期，不过三星尚未公布可量化的改善数据。APL的研究范围还将拓展至晶圆键合、玻璃基板，以及面向低功耗、高性能的全新封装架构。该实验室会和三星韩国半导体研发机构协同，但聚焦不同研究方向。

横滨这项投资，是三星布局AI芯片的重要一环：打通存储、晶圆代工、封装三大业务板块的技术。在10月29日的财报电话会上，三星表示HBM4销量环比增长两倍以上，在第三季度全部HBM销量中占比约60%；公司2027年的HBM预定供货量，已经按协议定价全部售罄。三星晶圆代工业务同样业绩改善，驱动因素包括HBM基底晶圆销量增长、先进制程营收提升，以及新增的2nm高性能计算订单，其中包含头部云厂商的订单。

三星HBM4，正是存储业务与代工业务深度整合的代表产品。这款产品今年2月进入量产，融合第六代1c DRAM，搭配三星代工制造的4nm逻辑基底晶圆。三星现在打算把这套整合思路延伸到先进封装领域。财报电话会上，代工业务管理层披露计划强化3D堆叠技术、扩大封装产能，同时在韩国和美国加码先进逻辑制程投资。

这套方案可以让三星更紧密协同芯片设计、存储、制造与封装环节，有望简化AI客户的开发流程，满足更高带宽与能效需求。APL的材料与工艺研究，将为该战略提供支撑。不过三星尚未确定搭载这套实验室技术的商业化产品，也没有披露相关研发成果何时进入量产。