光互连迭代，imec亮出路线图

云计算与人工智能正迎来爆发式增长 —— 从生成式AI、推理AI，最终迈向智能体系统，这使得带宽需求达到前所未有的水平，数据中心内部以及跨数据中心的数据传输量持续暴涨。这也暴露出底层互连方案日益突出的短板：互连链路不仅覆盖数据中心网络和机架层面，还深入服务器内部，一直延伸到封装、裸片层级，实现XPU、内存以及其他系统器件之间的连接。

铜基（电）互连凭借低成本、结构简单、可靠性高，长期以来都是行业主流方案。但如今，它正在不断触及物理极限：虽然可以做出能效很高的电信号链路，但这类链路通常只能用于极短距离（毫米级别）。一旦距离变长、单通道速率提升，功耗就会急剧上升，散热压力变大，信号质量也会恶化。简言之，电I/O接口正在快速成为下一代AI与机器学习系统扩容的一大阻碍。

光互连成为一条关键的发展路线。光互连依靠光信号传输数据，受传输距离的影响很小，能够实现更高能效，同时缓解铜链路固有的串扰与散热难题。不过，光技术现在也被推向全新的极限：业界需要单通道（多）太比特级的接口、极高能效，以及亚微秒级的超低延迟。

想要满足这些要求，仅靠渐进式改良远远不够。我们需要重新规划光互连技术路线：逐步把光学器件向硅芯片靠拢，从前面板，进入封装内部，最终和晶圆堆叠结构深度集成在一起。

可插拔光模块（PO）：沿用已久、至今仍在广泛使用的主流方案

二十多年来，可插拔光收发模块一直是高速电信与数据通信网络的基石，支撑企业业务、视频流媒体，以及如今的超大规模云基础设施。这类模块插在交换机、路由器、服务器的标准端口上，把主机送出的电信号转换成光信号，通过光纤传输；接收端再把光信号转回电信号。

它具备这些优势：

• 模块化、灵活升级：光学部分可以独立升级，不用改动电侧主机。

• 可维护性：支持热插拔，更换模块不会造成系统停机。

• 多厂商互通：遵循IEEE 802.3标准，同时依托QSFP、QSFP-DD、OSFP这类被广泛采用的多源协议（MSA）形态实现兼容。

• 热稳定性：光学引擎置于前面板笼座内，和高功耗ASIC物理隔开，保护激光器、调制器、光电探测器免受高温影响，提升可靠性。

历经多代迭代，可插拔光收发模块从100G/200G发展到400G、800G。手段包括提升波特率（单条光通道每秒传输的符号数量）、采用高阶调制（例如PAM-4），以及增加并行通道数量。

虽然技术已经成熟，可插拔光模块仍在持续演进。例如第一代1.6T可插拔光模块，采用单通道200Gbps速率、8通道并行架构，已经接近样品阶段和小规模部署，面向数据中心内直连（DR）链路以及单模光纤的前向传输（FR）链路。

实现这一步的核心支撑是硅光子（SiPho）技术。它结合硅基光学与电学单元实现扩容，其中马赫 - 曾德尔调制器是关键，能够在控制功耗的前提下，低成本实现单通道200Gbps传输。

放眼更远的未来，在本十年末期，行业的目标是实现3.2T可插拔光模块。但要达到这一性能，还需要高速电路、封装、热管理技术持续进步，同时大幅扩充硅光子的技术方案库。以发射端为例，光调制器需要支持超过100GHz带宽，同时保持低插入损耗、高调制效率，只依靠传统硅器件会越来越难满足要求。

图1：过去几年，可插拔光模块在带宽密度与能效上实现了一个数量级的提升。来源：imec

为突破这类限制，业界开始研究铌酸锂（LiNbO₃）、钽酸锂（LiTaO₃）这类高性能电光材料的异质集成。微转印技术是很有前景的方案，可以把这类材料集成到硅光子平台上。目前初步结果喜人，但还需要持续研发，把这套工艺推向大规模量产，让未来3.2T模块，也能延续可插拔方案一贯的实用性、可靠性与成本优势。

与此同时，业界也在探索其他扩容路线。极限可插拔光模块（XPO）方案希望进一步提升带宽密度，最高支持12.8T，但代价是系统复杂度大幅提升，还需要液冷方案，至少现阶段会抬高成本、增加落地难度。

两项全球首创：通过微转印把LiNbO₃、LiTaO₃集成到硅光子平台

随着光互连要突破当前单通道200Gbps的标准，锗硅器件越来越难同时满足带宽和能效要求。锗硅调制器虽然已经在C波段实现单通道400Gbps，但还没能在O波段达成同等性能。为了让可插拔光互连实现下一轮性能跃升，研究人员正在研究把铌酸锂、钽酸锂这类先进电光材料异质集成到硅光子上，打造新一代高速调制器与光电探测器。

微转印是一项关键技术。它可以把薄膜材料精准转移到硅光子晶圆上，避免传统晶圆键合带来的材料浪费、后续工艺复杂、成本高等问题。两项全球首创成果印证了它的潜力：

第一项，imec与根特大学的研究团队，在2公里单模光纤上实现了O波段320Gbps无放大光链路。方案使用带宽100GHz的锗光电二极管，搭配转印薄膜铌酸锂马赫 - 曾德尔调制器（MZM），集成在硅光子平台上，并和定制行波驱动器、跨阻放大器（TIA）共封装。这项工作首次通过微转印技术，把铌酸锂调制器无缝集成到硅光子平台。

图2：首次借助微转印技术，将铌酸锂调制器无缝集成到硅光子平台。来源：imec

团队还实现了全球首次将钽酸锂调制器异质集成到硅光子集成电路。沿用铌酸锂所使用的微转印工艺，这套方案可以和整套晶圆堆叠工艺完全兼容，能够和加热器、滤波器、锗光电探测器等其他光子器件一同集成，且不影响器件性能。

这类调制器目前尺寸仍然偏大，但很适合可插拔收发模块的扩容场景，这类场景对面积约束相对宽松。与此同时，研究人员也在探索其他器件方案，满足未来共封装光学（CPO）更严苛的尺寸与集成要求，包括C波段紧凑型高速锗硅调制器，以及在硅光子平台上集成III-V族材料的新路线。

想要把这类异质集成工艺推向大规模量产，还有很多工作要做。但现有成果证明了一条可行路径：在硅光子上集成带宽超过100GHz的电光器件。业界普遍认为，这是未来3.2T可插拔模块、支撑AI基础设施的下一代光互连必不可少的能力。

高速窄通道共封装光学（CPO）：光互连路线图的核心支柱

但可插拔光模块并不能解决所有问题。生成式AI业务快速兴起，推动光互连不断深入算力服务器与加速器集群，一直延伸到芯片到芯片之间。

在这个尺度下，会出现一系列新的约束。可插拔光收发模块依赖很高的波特率，配合复杂的数字信号处理（DSP）补偿信号劣化。这套方案在机架、数据中心层级效果很好，但对于AI系统里短距离、芯片间光互连，高功耗、高延迟的DSP会带来严重问题。这类场景需要信号质量天然干净、误码率极低的光通道，让每个通道工作时不需要大量均衡或者DSP开销。

正是这个需求，推动了高速窄通道共封装光学（CPO）的落地。在CPO系统里，光学器件紧邻交换芯片或者算力裸片放置，电信号传输距离从可插拔方案的数厘米缩短到几毫米甚至更短。电光转换点直接放在ASIC旁边，处于同一个封装内。CPO大幅改善信号完整性、降低电损耗、减少延迟，并且不需要高功耗DSP，因此非常适合下一代AI和高性能计算系统扩容。

图3：共封装光学缩短光学引擎和主机芯片之间的电路距离，实现更高带宽密度，省去数字信号处理，提升能效。来源：imec

不过CPO逐步落地的同时，集成复杂度仍是它最核心的挑战。可插拔模块的光学部分基本是独立封装的；而CPO需要光子集成电路（PIC）、电子集成电路（EIC）、交换ASIC、光纤耦合方案、热管理、先进封装之间紧密协同设计与联合优化。攻克这项多学科难题，正是imec光互连项目的核心目标。

在CPO领域（也叫OIO2.5D），imec的重点研发目标包括：

• 光学引擎容量从1.6T、3.2T，向6.4T乃至12.8T演进；

• 实现高速窄通道400Gbps单通道速率，带宽密度接近1Tbps每毫米；

• 能效最高达到5pJ/bit，后续迭代目标向3pJ/bit靠拢；

• 在可量产封装内集成整套光学单元：调制器、光电探测器、耦合器、光纤贴合结构与散热方案。

想要达成这些目标，高度依赖先进半导体封装技术，支撑光子、电子器件高密度集成：2.5D中介层架构、硅通孔（TSV）、扇出型晶圆级封装（FO-WLP），还有混合键合实现的3D集成，同时也要用到III-V族先进材料。

光源也是一大难点。长期目标是把激光器直接集成在光子芯片上，但早期CPO系统仍然使用外置激光器。这种方案简化热管理，规避激光器紧邻高温ASIC带来的可靠性隐患。代价是：需要更高输出功率补偿光损耗、封装复杂度上升，还要额外光纤与连接器把光引入封装内部。

基于硅基电吸收调制器，实现单通道净速率400Gbps传输

2025年10月，imec公布下一代光互连的重大进展：一款带宽超过110GHz的C波段锗硅电吸收调制器（EAM），实现单通道净速率400Gbps。

该器件利用弗朗茨 - 凯尔迪什效应，兼顾体积小巧、高速、低功耗。同时依托锗硅材料，可以无缝集成在和CMOS工艺兼容的300mm硅光子平台上，具备大规模量产条件。

这项突破是十多年来器件层面和系统层面持续迭代的成果。器件端，imec优化了器件面积、掺杂方案和外延生长工艺；系统端，搭建稳定的PAM-4强度调制直接检测（IM/DD）传输平台，验证了单通道持续400Gbps净速率传输，证明锗硅EAM技术可以用于未来高通道速率光学引擎。

3D集成光学（OIO3D）：下一个前沿方向

AI与机器学习系统扩容后，成千上万台加速器紧密互连，彼此之间通过只有数毫米距离的高带宽内存堆叠、处理器直连。这对光互连的要求进一步拉高。未来十年，光互连需要支持接近甚至超过10Tbps/mm的带宽密度、远低于1pJ/bit的能效，以及小于100ns的超低延迟。这些指标已经超出先进CPO架构的能力上限。

为满足需求，光学器件要跳出封装层级，进入晶圆堆叠内部。这就是3D集成光学的核心思路。它把电互连距离压缩到微米级别，OIO3D可以实现极短距离、高带宽、高能效的光链路，让高密度片间光网络成为现实。

图4：把电路距离压缩至微米级，OIO3D实现超短距、高带宽、高能效光链路，支撑高密度芯片间光网络。来源：imec

落地3D集成光学需要攻克多项关键技术难题：可规模化的激光器集成、高效率高带宽电光器件（锗硅、铌酸锂、钽酸锂、磷化铟、钛酸钡等路线），堆叠结构下可靠的热管理，还有晶圆级超高精度键合与对准工艺。

OIO2.5D对比OIO3D

OIO2.5D可以看作CPO的演进路线：光子裸片和电子裸片并排放在同一块硅中介层上，兼顾高密度光子集成和可控的封装复杂度。光子层采用裸片对晶圆铜基混合键合，实现超短、低寄生的电通路。

这套架构初期面向8–32Tbps光学引擎，单通道速率32–64Gbps，主打无DSP、低功耗，降低延迟和发热。波分复用（单根光纤8–32个波长）可以在不增加光纤数量的前提下提升总带宽。路线目标是带宽密度2Tbps/mm，能效接近2pJ/bit。

OIO3D是最前沿、难度最高的光互连愿景：光子层直接堆叠在算力硅片上方或下方，形成真正芯片级光网络，电路距离压缩到微米量级。

它同时依靠裸片对晶圆、晶圆对晶圆混合键合，实现超细间距垂直互连。借助这种垂直集成，OIO3D目标带宽达到数十太比特每秒甚至更高，能效目标约2pJ/bit，长期朝着低于1pJ/bit迈进。

一个重点研究方向是片上激光器集成，采用III-V族异质集成方案，例如硅基量子点砷化镓。欧盟芯片法案试点产线正在开展相关研究，服务未来大规模光子系统。

在300mm硅光子平台集成钛酸钡

2026年1月，Veeco Instruments Inc. 与imec宣布，开发出适配300mm大规模量产的钛酸钡（BaTiO₃，BTO）硅光子集成工艺。

钛酸钡电光性能优异，可用于高速低功耗调制器，应用场景包括光收发模块、量子光子学、激光雷达、AR/VR。但长期以来，钛酸钡在硅上规模化集成很难，受成本、均匀性、可制造性制约。

依托和imec的合作，Veeco交付了一套专门面向300mm晶圆的分子束外延（MBE）集群设备。这套平台可以采用固态与混合MBE方案，在硅上生长单晶钛酸钡薄膜；相比传统MBE，重复性、材料品质更好，拥有更低拥有成本。

技术时间线

梳理光互连的演进路线，不同技术路线的落地节奏各不相同。

可插拔光模块已经在全球大规模部署，现阶段以渐进式优化为主，不再依赖颠覆性突破。它的路线图继续向着1.6T、3.2T模块推进；在新架构起量的同时，可插拔方案在很多场景里仍具备竞争力。

共封装光学也逐步走向相对成熟。核心器件进入中试线验证、供应链筹备、晶圆级服务阶段，行业仍在追求更高带宽、更快通道速率、更优能效。预计2027–2028年之后，CPO会开始大规模落地。

3D集成光学还处在更早的研发阶段，目前重点是方案探索、搭建器件与集成技术库。预计3–5年内拿出首批原理验证样机，5–10年才会大范围商业化。

推动下一代光互连走向市场

在光互连研究项目中，imec开发未来光收发模块的核心器件，提前数年预判市场需求。imec的优势在于一站式研发平台，汇集硅光子、先进CMOS、3D集成、材料研究、系统仿真等能力。这让研究人员可以更快探索新方案，开发周期更短，也有机会尝试非常规集成路线。跨技术协同优化（XTCO）策略进一步推动各个技术方向同步迭代。

imec光互连团队和内部半导体制造平台IC-Link紧密协作，是技术落地的重要加速器。前期研究重在方案探索和原型验证；IC-Link负责优化工艺流程、提升良率、制定测试方案、对接供应链，提升技术成熟度。借助IC-Link，产业伙伴可以通过imec的200mm、300mm iSiPP硅光子平台评估技术，打通从创新原型到工业落地的通路。

除IC-Link之外，imec通过多种合作模式对接产业伙伴：定向联合项目、客户定制专项计划、长期核心伙伴合作。同时和设备厂商深度协同，在设备正式商用前提前验证先进工艺能力。

这些合作保证imec的光互连研究贴合真实系统需求，加速前沿技术转化为可商用方案。