神盾发布M100与UCIe Chiplet，打通标准化CPU芯粒路径

近日，神盾集团举办2026 Tech Day，正式发布Mobius100（M100）CPU Chiplet平台，并与法国处理器设计公司SiPearl达成战略合作并签署投资协议。

根据神盾集团在发布会上的说明，M100由旗下安国国际科技在SiPearl支持下开发，采用台积电3纳米制程，以Arm Neoverse V3架构为核心，并整合乾瞻科技的UCIe 2.0 IP。根据合作方披露的规格，M100采用双die（双芯粒）封装，合计140个核心（含12个冗余核心），支持DDR5-12800 MRDIMM内存和8个UCIe 2.0-S芯粒接口。按照神盾给出的产品时间表，M100将于2027年推出工程样片，2028年下半年实现量产。

M100的定位并非追求单核算力峰值的传统通用CPU，而是Arm阵营首款以标准化芯粒模块形态交付的服务器级CPU。

大芯片逼近极限，Arm推出CSS V3子系统

在先进制程持续微缩的背景下，把CPU、IO、内存控制器乃至AI加速单元全部集成到一颗巨型单片SoC中的传统路径，正面临越来越高的成本与良率压力。芯片设计公司如果从Arm购买零散的CPU核心IP，再自行完成总线、缓存一致性、物理实现和验证，周期通常以年计。这促使行业开始寻找能兼顾研发周期与制造成本的模块化设计路径。

Arm给出的解决方案是CSS V3（Compute Subsystems V3）。根据Arm官方发布的信息，CSS V3并非单一IP核，而是一套经过预验证的计算子系统，包含Neoverse V3核心、缓存一致性互连、内存控制器以及高速IO接口。在性能指标上，CSS V3单插槽最多支持128核，AI数据分析负载下，相比上一代CSS V2性能提升84%，整体插槽性能相比CSS N2提升超过50%，并原生支持DDR5、LPDDR5、HBM3以及PCIe Gen5、CXL 3.0和UCIe芯粒标准。

更关键的是，CSS V3在设计阶段就以Chiplet架构为前提，并符合Arm CSA（Chiplet System Architecture）规范。这意味着采用CSS V3的芯片公司获得的不再是“需要从零整合的IP图纸”，而是一套架构上就支持芯粒组合的计算子系统。

M100采用CSS V3架构，交付UCIe标准芯粒

CSS V3解决了芯粒方案的设计起点问题，但它仍然是一套抽象的设计资产。而M100的工程突破，就在于把这套子系统落地为可对外直接集成、带UCIe接口的实体芯粒模块。

M100基于CSS V3开发，采用台积电N3P工艺与Neoverse V3架构，互联层集成乾瞻科技UCIe 2.0 IP，对外提供8组UCIe 2.0-S芯粒接口。UCIe 2.0-S是UCIe联盟定义的标准化芯粒互连规范，支持每通道4至32 GT/s的数据速率，在32 GT/s速率下的shoreline带宽密度约896 Gb/s/mm。

借助这套标准接口，M100摆脱了传统SoC固定功能、直连主板的形态。系统厂商可以将M100作为CPU计算芯粒，通过UCIe接口与来自不同供应商的IO芯粒、AI加速芯粒或存储控制芯粒组合，搭建出面向特定工作负载的计算系统。

这种工程路径在Arm此前的产品形态中并不常见。此前Arm服务器芯片定制大多停留在IP选型与SoC集成阶段，芯片出厂时功能配置就已固定。M100把可组合能力下沉到封装内的芯粒层级，将模块化从设计方法论，转化为可交付的实体产品。神盾同期推出的Chiplet Marketplace生态也遵循同一思路：以CPU芯粒为核心，接入IO、DPU、GPU、CXL等各类功能芯粒，搭建开放的芯粒供给生态。

被欧洲超算选中，标准芯粒获高端验证

超算领域对芯片的可靠性、性能和系统级协同要求极高，这为M100提供了一个最严苛的实战检验场。M100在发布当日获得的关键验证，来自SiPearl的架构选择。

SiPearl是欧盟“欧洲处理器计划”框架下成立的法国无晶圆厂CPU设计公司，其首代产品Rhea1基于Arm Neoverse V1架构，样品已交付Bull，将整合至德国的JUPITER超算。

根据双方签署的合作协议，SiPearl的第二代CPU Rhea2将直接基于M100的架构进行开发，面向HPC、AI、云服务商和数据中心场景，计划落地法国的Alice Recoque超算系统。本次神盾Tech Day发布会披露，Rhea2基于M100的双芯粒架构，配置140颗Neoverse V3核心，支持DDR5-12800和PCIe 6.0。

在超算CPU领域，传统路径是向Intel或AMD采购成品芯片，或者投入巨额成本自研一颗大型SoC。SiPearl提供了一条新的工程路线：基于符合开放标准的Arm CPU芯粒，叠加自身对欧洲超算工作负载的理解和系统级优化，压缩研发周期、加快迭代。

M100本身只是一个经过UCIe标准化的底层计算模块，并非终端产品。对于需要承接JUPITER之后多代超算任务的CPU路线来说，这种可组合、可迭代的模块化起点，能够更好地支撑后续产品的节奏。

M100的量产节点落在2028年下半年，距离大规模落地，还要经历多轮工程验证。不过它的价值十分清晰，把Arm CSS V3从一套预验证子系统，变成了一个带标准UCIe接口的物理CPU芯粒；并且让这条“标准化模块”的路径，被一条真实的欧洲超算CPU路线选为架构基础。

芯片行业的竞争逻辑正在转变：不再比拼谁能把更多功能塞进单颗大芯片，而是转向比拼谁能提供易于系统集成的标准化芯粒模块。M100，正是Arm阵营中第一个接受外部项目验证的样本。