128GSPS！全球首款单芯片ADC发布

10月19日，成都华微发布全球首款10位128GSPS单芯片超高速ADC芯片。该芯片采用28nm工艺，封装尺寸26mm×24mm，信号输入带宽37GHz，信噪比43dB，无杂散动态范围53dB。这颗芯片的核心突破在于将原本需要多芯片才能实现的超高采样率，集成到了单颗裸片上，面向商业航天、卫星通信、高速光模块等对体积、功耗敏感场景，大幅简化信号采集链路。

单芯片直采替代多芯片拼接，系统架构大幅简化

ADC是模拟信号转为数字信号的核心入口，采样率与带宽决定系统可捕获信号的频率与微弱程度。128GSPS即每秒可完成1280亿次采样，37GHz的输入带宽则可以直接对Ka、Ku等高频波段信号进行采集。

过去，业界要达到这一量级的采样率，主流做法是“时间交织”。也就是把多颗低速率ADC并联，使其按照极小时差交替采样，最后合并输出数据。这个方案工程实现难度极高，多颗裸片之间只要有哪怕皮秒级的时钟偏差，或者微小的增益失配，都会导致后端拼接出来的信号出现严重失真。为了校准这些误差，系统不仅需要额外设计复杂的补偿算法和DSP电路，还要在极小的PCB面积内解决多芯片高速信号走线带来的严重串扰问题。通道数量越多，失配校准难度越大，功耗与占用面积同步攀升，长期制约超高速信号采集设备的工程化落地。

这颗芯片把128GSPS做到单颗裸片上，系统架构直接从“多片同步校准”简化为“单片直采”。落地到雷达探测、卫星通信系统中，机箱可省去复杂的外部时钟分配网络、同步电路与大型散热模块。由于没有了多芯片在板级布线时的相互干扰，整条信号链不仅缩短了，设计复杂度也大幅下降。在同等功耗、体积约束条件下，为整机设计释放出宝贵余量。

契合航天与光模块需求，射频前端做减法

这颗芯片的落地场景集中在商业航天、卫星通信、高速光模块和高端测试仪器。这类场景对设备体积、功耗与链路损耗十分敏感。

以低轨卫星星座为例，卫星平台对重量和功耗是“克克计较”的，每一克载荷和每一瓦电力都直接换算成发射成本和在轨寿命。在传统的射频接收链路中，为了把高频信号降到ADC能处理的频段，通常需要多级下变频器、本振、混频器和滤波器。每增加一级模拟器件，都会带来额外插入损耗，同时增大板级占用面积。当ADC在单芯片上覆盖了37GHz的输入带宽，射频前端就可以直接省掉一级甚至多级下变频，让模拟信号更早、更完整地进入数字处理阶段。这不仅优化了整条接收链的重量和功耗，也减少了模拟器件带来的噪声，对卫星长期在轨运行的可靠性更有保障。

在光通信领域，800G向1.6T演进的过程中，单通道传输速率的提升，对底层ADC的采样率和模拟带宽提出了严苛要求。37GHz带宽的指标，已经可以覆盖部分OCS光学通信系统的需求。超高速ADC市场长期由ADI、TI等少数海外厂商主导。这款芯片的问世，为下游系统开发提供本土化方案选择，填补该特定档位单芯片产品空白。

竞争焦点转向集成化，配套信号链决定最终价值

把128GSPS做到单颗28nm芯片上，说明超高速ADC的竞争维度正在发生变化。随着多芯片方案在功耗、面积和系统复杂度上触达工程上限，单芯片集成能力正在成为衡量技术实力的新标准。

在128GSPS的极高采样率下，对前端时钟信号的抖动控制要求到了极致。时钟哪怕出现飞秒级的微小抖动，都会直接劣化ADC的有效位数，导致整个系统的信噪比急剧恶化。因此，这颗芯片在客户端的动态性能、长期高低温环境下的可靠性，还需要量产和实际导入的数据来验证。

如果这条单芯片路线在量产阶段验证可稳定交付，后续的演进方向将集中在两个层面：一是向更高采样率和更高分辨率的组合继续推进；二是围绕这颗核心ADC，搭建配套的高性能时钟、前端驱动放大器与数字接口芯片组。在现代电子系统中，高性能ADC无法独立发挥性能。如果前端的时钟或驱动芯片跟不上，系统的整体性能就会受限于最薄弱的一环。只有把周边的模拟器件配齐，形成完整的信号链方案，才能真正降低客户的导入门槛。

这颗128GSPS芯片迈出了集成化的第一步，后续的系统导入与生态构建，才是检验其真实产业价值的核心。