IBM大型主机首次原生运行Arm，单核集成双指令集

近日，IBM 与 Arm 宣布达成战略合作，目标为“塑造企业级计算的未来”。五个月后，双方交出了首个成果：IBM 发布面向 IBM Z 与 LinuxONE 系统的下一代处理器，其核心可原生同时执行 z/Architecture 与 Arm（AArch64）两套指令集。这是大型主机历史上首次出现此类设计。

单核解码两种指令集

让芯片支持两套指令集架构（ISA），行业常规方案是在同一块裸片上布置两套物理核心，分别运行 z/Architecture 与 AArch64，再由软件层调度任务。这一方案的局限较为明显：缓存被分割、调度复杂化，每类负载被限定在各自的核心池内，芯片面积开销也随之增加。

IBM 采取了不同的路线：构建一颗能同时解码两种指令集的核心。据官方介绍，z/Architecture 与 AArch64 之间的切换在纳秒级完成。由于两套 ISA 共享同一条流水线，一套规格即可覆盖两者，缓存与调度层面的系统难题随之消解。

代价方面 IBM 尚未详细披露。这类设计对前端解码单元要求很高，面积与功耗上的具体支出目前没有公开数据。已确认的规格包括：2nm 工艺，11 颗高性能核心，主频超过 5.7GHz（上一代 Telum II 为 8 核 5.5GHz）；每颗核心配备 36MB 私有 L2 缓存，聚合后可构成 432MB 虚拟 L3 与 3.5GB 虚拟 L4。IBM 表示，基于该处理器的系统可扩展至数百核心、数十 TB 内存。

Arm 侧为完整硬件实现

Arm 部分并非翻译层或软件模拟，而是完整的硬件实现：支持全部 2792 条 AArch64 指令，涵盖 SVE 与 SVE2 向量扩展，并通过 Arm SystemReady 认证。理论上，基于 Arm 构建的标准软件环境可以不加修改地迁移至该核心。

一个容易被忽视的细节是，两套架构的字节序相反：z/Architecture 采用大端序，AArch64 采用小端序。该核心在硬件层面完成兼容处理，数据在两种生态之间流转无需额外转换。

通用核心之外，IBM 延续了一贯的做法，集成多类专用硬件：面向交易中实时反欺诈等低延迟场景的 AI 推理加速器，负责 I/O 加速的片上 DPU（数据处理单元），以及加密、压缩、排序等专用模块。

双架构的必要性

指令集是编译后软件与底层硬件之间的契约。代码针对某一 ISA 编译后，生成的二进制内嵌了对寄存器宽度、内存序、字节序的假设，硬件必须逐一满足。大型主机用户在这一点上尤为受限——几十年的软件围绕单一 ISA 编译，并已在审计合规框架下完成验证，迁移到新 ISA 意味着重新编译与重新验证全部应用，通常是以年计的工程。

需要在一台机器上同时使用两套生态的架构师，此前只有两种选择。其一是为每种 ISA 部署独立硬件，通过网络在两套系统间传递数据，代价是占用机房空间，且每次数据交接都会引入额外延迟。其二是采用模拟方案，编写二进制翻译层在运行时将指令映射到宿主的本地指令，此路可行，但性能损耗不可避免，在分支密集、内存访问频繁的代码上尤为突出。

两种方案都不能令人满意。业界需要的是一台以全速同时运行两套生态的机器，这正是 IBM 开发双架构核心的出发点。

对企业买家的意义

4 月的合作协议包含三项承诺：扩展虚拟化能力，使 Arm 软件环境能够运行于 IBM 企业级平台内部；满足企业级的高可用、安全与数据主权要求；共建技术层，扩大双方软件生态。

新一代处理器兑现了前两项。第三项在 Arm 看来是自然延伸——其生态已覆盖超过 2200 万开发者，这些开发者手中的云与 AI 软件，首次获得了通往大型主机硬件的路径。

价格、封装形态与出货时间目前均未公布，IBM 仅表示该芯片将用于未来的 IBM Z 与 LinuxONE 世代产品。Arm 生态开发者能否真正进入大型主机市场，仍取决于软件工具链的完善程度与迁移成本。