芯片即将迎来安全签核，但仅有标准或许远远不够

随着AI驱动的密码分析、后量子密码迁移、芯粒以及定制芯片不断重塑安全威胁环境，半导体行业正面临一大课题：对于复杂度持续攀升的芯片与系统，该如何定义、验证以及完成安全签核。近日多位专家围绕这一话题，展开了讨论，参与嘉宾包括ArterisIP执行副总裁、首席产品营销官兼安全解决方案总经理Michal Siwinski；楷登电子高级应用工程师Yathiendra Vunnam；是德科技高级总监、产品组合负责人Alexander Petr；Rambus硅安全产品高级总监Scott Best；西门子明导静态与形式化验证产品管理总监Chris Giles；Synaptics架构高级总监Mohit Arora；新思科技安全、处理器、无线及非易失性存储战略项目总监Reed Hinkel。

从左至右：Synaptics Arora、Synopsys Hinkel、Arteris Siwinski、Cadence Vunnam、Keysight Petr、Rambus Best、Siemens Giles。

行业是否充分理解AI对后量子密码（PQC）带来的影响？

Best：近期有一篇论文提到，Anthropic的Claude Mythos工具运行CryptanalysisBench密码分析基准，针对第三轮候选算法Hawk以及降轮版AES开展测试。该工具针对已公开、已被研究过的攻击手段做强化，原本评估得出的密钥强度，经工具测算后发现实际安全强度下降数百倍。很遗憾，这类前沿大模型会成为放大器，非常擅长挖掘各类密码协议的弱点。

不过目前，没有证据表明现有主流格密码体系可以被有效破解，当下大量标准方案都基于格密码。举个例子，Cloudflare数据显示，当前70% 的HTTPS流量已经采用这套新协议；年初该占比大约仅30%。目前没有迹象表明前沿大模型会攻破格密码。CryptanalysisBench的测试固然是一种风险，会起到攻击能力放大的效果，但它对攻防双方都会同时起到放大作用。

Arora：后量子密码整体还很新，没有经过长年累月的验证。想要保证方案稳定，就必须付出相应代价。相关工作正在推进，但也会带来连带影响，例如运行时密钥生成，必须保证每次重新生成、不能复用密钥。整套底层规则都因此改变。问题不只出在算法本身，周边配套同样关键，安全能力取决于整个链条里最薄弱的那一环。

Hinkel：从我阅读的论文与研究来看，问题往往不在于算法本身，而在于算法的工程实现。存在缺陷的实现会造成信息泄露，相当于给攻击者打开缺口。一旦可以获取签名，攻击者就能够挖掘出新的攻击路径。对于我们做工具、做验证、安全分析的从业者来说，这是现实的挑战。我们必须让客户在签核阶段意识到该风险。如今其他模块都有签核流程，唯独安全还没有，未来某一时刻，安全签核也会成为必需环节。

Siwinski：安全签核一定会到来。

多久会落地？难道不早就该出现了吗？

Siwinski：已经能看到一些零散案例，但行业现状十分碎片化。安全是分层问题，如同分层蛋糕。目前不存在一套统一通用方案，标准和法规也很难强制推行。不同工作流、不同参与方，蛋糕的各个层级诉求差异很大，需要差异化处理。

硬件层面已经有雏形，方案尚不成熟，但必须立足现实，不能脱离实际。如果直接要求项目必须完成A、B、C、D，又不增加预算，还要求按时交付，是不现实的。安全签核不能彻底推翻现有设计流程，要建立在现有能力之上。现实可行的做法是在现有流程基础上增加一步，尽量降低改造成本，拿到最优效果。

半导体领域的签核可以参考现有验证签核思路，把安全视作另一种覆盖度指标，至少先完成硬件这一层。至于能否向上覆盖软件栈其他层级，这就要交给其他专家来判断。

Petr：前提是软件栈各个层级都有对应的专业人员。

Siwinski：回到我刚才的观点，最重要的是先启动。不去实践，就永远不知道未知风险，整个过程会是渐进式迭代。好消息是，技术栈每一层都已经出现相关实践案例。硬件领域起步相对更早，但并没有大规模落地；软件安全并非新事物，只是一直在迭代。该问题是可以被解决的。

Giles：我完全认同，安全签核必须嵌入设计流程。但有一个边界问题很模糊：芯片和系统的分界在哪里？芯片安全做得再好，系统层面依旧可以千疮百孔，反之亦然。芯片本身安全存在短板，想要搭建安全系统就无从谈起。

Petr：一旦涉及FPGA嵌入式系统，边界会变得更加模糊。

Siwinski：澄清一下，我所说的硬件，至少包含底层固件，否则单纯硅片没有实际价值。至于中间件、应用层是否要纳入，这是另一个问题。至少固件以及底层基础软件必须协同，否则芯片只是一块没有作用的硅片。

Giles：我的观点是，安全流程不能割裂。各环节尽力而为固然很好，但最理想的状态是多方协同，形成真正有效的完整方案。

Petr：物联网设备大多属于移动终端，无线通信协议持续迭代，收发机内部已经引入神经网络，通信层会动态调整。各个层级系统复杂度不断抬升。我们还在攻克通信本身的问题，却已经要求从业者搞定复杂系统的安全。有线通信领域情况类似，大量场景转向光纤。很多潜在风险并没有被充分评估。铜缆会向外辐射信号，存在被注入攻击的可能；光纤没有该问题，但会衍生出新的攻击面。

系统软件栈持续膨胀，大量引入开源代码，本身就自带脆弱性。核心问题回归三点：是否具备可见性？能否追踪？有没有持续监控？

谈及端到端完整覆盖，实际落地会是什么形态？目前行业已经看到相关实践了吗？

Giles：暂时还没有看到成熟落地，坦白说，我描述的更多是理想状态，该如何实现，我也没有明确答案。

Hinkel：这里暴露出一个关键缺失环节。多年参与标准制定工作我发现，现有标准大多聚焦系统高层，向下落地时全靠各方自行解读。缺少一套从底层向上贯通、可以满足端到端标准的成熟实现范式，这就是最大缺口。

“你的IP是否支持该标准？”—— 很多时候IP只实现一部分，剩下的交由固件或者系统其他模块承担。IP厂商完成自身工作，却解决不了整体安全问题。我们需要系统层标准化，同时定义软件基线与硬件基线，配套完整基础条件。否则设备高层规格要求就无法真正落地。

Giles：封闭系统更容易实现该目标，系统边界可以被完整定义。苹果就是典型的高度封闭系统。但开放系统恰恰走向相反方向。

Siwinski：受光罩尺寸限制，芯粒与异构拆分成为趋势，行业正在走向分化，而不是走向统一。

Best：Caliptra是一条值得关注的路线。微软对外宣布，所有接入微软数据中心的硬件设备，必须通过Caliptra认证。想要拿到认证，设备必须实现一套强大的信任根，不仅完成固件认证，还支持证明能力，能够为系统内全部固件出具证明报告。没有这套信任根，设备就不允许接入微软数据中心。

现状很微妙：微软掌握Caliptra规范，对外宣称软硬件实现层面零偏差，全部开源，但依然爆出通用漏洞。

Hinkel：不止微软。Caliptra背后，正是早年在TCG组织主导TPM可信平台模块标准的一批从业者，目标就是把TPM能力搬到芯片内部。

Best：该方案不再单纯依赖信任，而是把底层安全基座做固化，把实现方案做成标准。未来我们或许会看到更多这类实践。

这是否意味着行业需要更多标准与指引？

Petr：标准本身也存在现实难题。当下我们同时还要追求性能提升。观察数据中心、HBM、PCIe就能发现，模拟设计思路正在介入传统数字领域。为优化延迟与速率，出现大量新方案，不同方案互相竞争，很容易催生多个并行标准。网络委员会内部也经常出现矛盾，模拟设计人员看待信号的逻辑，和数字设计者完全不一样。

另外，大量企业都在自研CPU、GPU。大型云厂商为了AI、大模型，纷纷搭建自有硬件体系，并不遵循通用标准。企业自有TPU、MPU、GPU、CPU以及互联层层出不穷，NVLink以及各类私有互联百花齐放，各家相当于自建一套技术体系，来满足全球数据中心的算力需求。谈及统一标准，更像一种理想化愿景。

Giles：这就是为什么我很难回答这个问题。理想状态当然是一套完备标准体系，但在市场现实压力之下，如何落地、如何强制执行，是巨大难题。

Hinkel：还有一个风险：大量方案缺少外部充分审计。幽灵（Spectre）、熔断（Meltdown）漏洞的根源，就是为追求前所未有的性能，直接把学术论文里的缓存方案拿来工程落地，前期没有做架构安全评估。我在Arm工作时期，我们就意识到该问题，花了很久才把安全纳入整体框架，要在项目最早期就定义安全规范。

Best：Arm是先实现推测执行机制，后续才补充受保护内存能力。

Arora：这是一把双刃剑。一旦标准把实现细节规定得过于细碎，标准本身就会变成风险来源。