面向下一代人工智能和高性能计算设备的系统级测试

半导体制造商面临的主要挑战之一是，需要进行最广泛测试的器件往往也是测试成本最高的器件。人工智能加速器、高性能计算 (HPC)和服务器处理器、网络专用集成电路 (ASIC ) 以及先进的基于芯片组的器件通常需要冗长的测试序列，有些器件的测试时间可能从 30 分钟到两个多小时不等。

传统的测试插入环节，例如晶圆分选和最终测试，通常侧重于吞吐量。然而，系统级测试 (SLT)必须在吞吐量与实际工作负载执行、环境压力和应用级验证之间取得平衡。这改变了制造测试的经济性（见表）。

虽然自动化测试设备 (ATE) 对于结构覆盖率和精确测量仍然至关重要，但 SLT 基础设施旨在通过广泛的并行性降低每个测试站点的成本。单个生产级 SLT 系统可以支持数十个甚至数百个并发测试站点，使制造商能够将基础设施成本分摊到大量设备中。

对于大批量生产的人工智能处理器而言，这一挑战尤为严峻。一家年产100万台设备、测试时间为45分钟的制造商，可能需要超过100个并行测试场地才能满足生产目标。随着设备复杂性的增加，最大限度地提高资源利用率并最大限度地减少生产车间空间，成为测试架构的关键设计目标。

因此，现代SLT系统越来越多地被设计成集成式生产单元。为了在保证测试覆盖率和可靠性的同时，实现可接受的测试成本，处理自动化、热管理、电源供应、软件编排和数据采集等各个环节必须协同工作。

电力挑战：电力需求

现代人工智能和高性能计算设备的电力需求与以往半导体测试中遇到的任何情况都截然不同。高带宽内存 (HBM)接口、先进的网络架构、PCI Express 互连以及芯片间通信链路的聚合带宽通常以太比特每秒 (Tbps) 为单位。为了验证这些接口，SLT 系统必须重现真实的流量模式，同时还要保证应用板、插槽和测试基础设施（包括热应力测试）上的信号完整性。

与此同时，处理器功耗持续攀升。领先的人工智能处理器在峰值工作负载下，功耗已接近数千瓦。此外，行业路线图表明，未来几年功耗需求将继续增长，这也对测试电源提出了更高的要求（图 1）。

支持这些设备远不止提供更高的电流那么简单。测试工程师必须解决电源分配损耗、电压降、瞬态响应以及设备工作负载与电源管理子系统之间的同步问题。即使是微小的变化也会影响性能测量、稳定性以及测试的可重复性。

电源供应与散热管理也日益紧密地交织在一起。设备在接近最大计算吞吐量运行时，可能会产生局部热点，这些热点会随着工作负载在处理资源间的转移而动态变化。测试系统必须实时响应，同时保持稳定的运行状态。

这些现实正在推动高度集成的电气架构的发展，该架构将可编程电源系统、高速通信基础设施、动态工作负载交付和实时监控结合到一个协调的平台中。

机械挑战：插座组装

随着器件复杂性的增加，机械方面的考量已成为系统级测试（SLT）系统设计中的一个重要因素。系统级测试通常依赖于插座和驱动环境，以便在批量生产过程中对器件进行反复的插入、操作和移除（图 2）。对于大型人工智能处理器和基于芯片组的封装而言，实现并维持可靠的电气接触变得越来越困难。

现代封装由于尺寸、材料异质性和热应力等原因，常常会出现明显的翘曲。为了确保数千个信号和电源连接始终保持稳定接触，需要高度精确的机械对准和强大的驱动力。

插座组件必须经过优化，能够同时执行多种功能。它必须能够精确定位设备、保持可靠的电气连接、支持热传递，并能承受在较长的生产周期内反复循环使用。在许多情况下，可能需要数百公斤的力才能确保设备与插座接口之间的正确接合。

当散热控制硬件集成到插槽驱动组件中时，挑战变得更加艰巨。散热片、冷板、导热界面材料、机械柱塞和对准机构必须协同工作，同时不能影响电气性能或引入机械不稳定性。

热挑战：控制回路

如果说电气和机械方面的挑战十分艰巨，那么散热管理或许会成为测试下一代人工智能设备中最棘手的环节。许多现代处理器在单个封装内包含多个计算单元、内存堆栈、网络引擎和专用加速器。每个元件的发热量会根据工作负载的不同而有所差异，从而形成高度动态的散热曲线。

基于单一温度测量的传统方法通常不足以满足需求。因此，SLT 系统越来越多地依赖于分布在设备、应用板和测试环境中的多个温度传感器。

有效的热控制需要闭环架构（图 3）。内部器件传感器提供结温信息，而外部传感器监测周围环境。软件算法利用主动热控制来协调加热和冷却系统，以维持所需的运行点。

多区域热控制正变得越来越重要。先进的系统不再将封装视为一个单一的热实体，而是可以独立管理多个区域，以补偿局部过热点和不同的工作负载条件。

冷却技术也在不断发展。虽然空气冷却系统仍然很常见，但随着处理器功率水平的不断提高，液体冷却、制冷剂冷却以及混合散热架构正日益受到关注。

目标不仅仅是保持设备凉爽。而是要维持可重复、可控的条件，以便在整个测试周期内进行有意义的性能、可靠性和功耗测量。

新的DFT方法扩展了覆盖范围

尽管结构检测技术（SLT）通常与功能测试相关，但可测试性设计（DFT）方法的进步使其在结构覆盖率方面也发挥着越来越重要的作用。即使缺陷覆盖率极高，在处理包含数百亿甚至数千亿个晶体管的器件时，仍然存在相当大的风险。仅通过传统方法逐步提高结构覆盖率可能会变得极其昂贵且耗时。

为了应对这一挑战，业界正越来越多地采用允许结构测试内容迁移到软件测试技术 (SLT) 环境中的技术。与完全依赖专用扫描接口不同，新方法在设备启动后利用高速通信通道（例如 PCI Express 和 USB）。一旦这些接口激活，测试软件即可提供数据包化的测试模式、调用内置自检资源并访问嵌入式诊断功能。

这种方法具有多项优势。现有的高速接口提供了充足的带宽，减少了对专用测试引脚的依赖，并使工程师能够关联产品生命周期多个阶段（包括设计验证、生产测试和芯片后调试）的测试结果。

其结果是形成了一种更加统一的测试策略，该策略结合了传统结构测试方法的优势和 SLT 环境中可获得的实际运行条件。

数据基础设施和人工智能驱动的优化

现代系统级测试会产生海量数据。每个测试周期都可能产生与性能指标、散热行为、电压裕度、工作负载执行、通信完整性和可靠性指标相关的信息。当这些数据乘以数百个并行站点和数千台设备时，最终产生的数据量将非常庞大。

获取这些信息仅仅是第一步。真正的价值在于尽可能实时地将数据转化为可执行的洞察。为了实现这一目标，SLT架构越来越多地集成了联网的监控控制器、分布式计算资源以及集中式和分布式数据管理平台。以太网连接、云集成和高速数据管道使得信息能够从各个测试站点流向全厂分析系统。

在这种环境下，机器学习技术正变得日益重要。预测模型可以识别性能趋势、优化测试限值、提升学习效率，并帮助更有效地分配资源。基于人工智能的分析还可以检测到一些使用传统统计方法难以发现的细微关联。

随着半导体行业向日益自动化的生产运营方向发展，实时获取全面的测试数据将成为一项战略优势。

集成测试单元：一种新的架构模型

历史上，许多组织将系统级测试视为一系列松散连接的子系统的集合。电源、处理器、热控制器、软件工具和数据系统通常都是独立开发和管理的。这种做法越来越难以持续。

人工智能和芯片器件的复杂性要求采用更加协调的架构，其中所有主要子系统作为一个统一的测试单元运行。电气基础设施、热控制、自动化、软件执行、网络和分析必须紧密集成，才能实现生产规模的性能。

在集成架构（图 4）中，测试程序与处理程序操作协调，热系统动态适应工作负载条件，电源管理资源响应不断变化的设备需求，数据在生产环境和工程环境之间无缝流动。

这种集成带来了诸多好处。它提高了可重复性，减少了工程开销，简化了开发和生产环境之间的关联，并实现了更高水平的自动化。

或许最重要的是，集成测试单元架构为未来几代设备提供了可扩展的基础，而这些设备的复杂性将不断增加。

SLT的下一个浪潮

诸如共封装光学器件等新兴创新技术，将对紧密集成系统中光电接口的验证提出新的要求。器件尺寸可能超出传统的处理标准。功耗将持续上升，对设施基础设施和散热管理技术提出更高的要求。

与此同时，制造商将面临持续的压力，需要在保证质量、可靠性和产品上市时间的前提下降低测试成本。满足这些需求需要跨多个工程学科的持续创新。电气、热力、机械、软件和制造领域的专家必须通力合作，开发出能够在生产规模下精确模拟真实运行条件的测试环境。

系统级测试早已超越了最初作为辅助验证技术的角色。对于先进的人工智能处理器、基于芯片组的架构以及未来的异构计算平台而言，系统级测试正逐渐成为半导体制造的基础要素。那些能够成功将电源传输、散热管理、自动化、软件和数据分析整合到统一的测试单元架构中的企业，将更有能力满足下一代计算设备的需求。