高通HBC明年商用，三星、SK海力士同步参与研发

有消息显示，三星电子与SK海力士两大存储厂商，正积极配合高通开展高带宽计算芯片（HBC：High Bandwidth Compute）的商业化落地工作。

高通高级副总裁Durga Maladi在 “2026德意志银行科技大会” 上表示：“我们在投资者日活动介绍HBC优势、同时指出高带宽内存（HBM）存在短板之后，我随即到访韩国，会见了两家主流存储厂商。原本我预判两家企业会对我们的公开表态有强烈抵触，但实际情况是，它们主动提出要参与HBC项目的合作。” 目前，两家存储厂商在推进HBM技术路线图的同时，同步参与HBC的研发工作。

HBC是将多颗低功耗DRAM（LPDDR）芯片垂直堆叠，放置在加速芯片（XPU）之上；由下方的XPU芯片承担计算裸片的功能。和传统计算‑内存芯片横向互连方案相比，该架构可以实现更高的数据传输带宽，属于近内存计算技术。和HBM相同，HBC也采用硅通孔（TSV）工艺完成芯片堆叠。

高通在今年6月的投资者日活动上正式对外发布HBC技术。当时，高通高级副总裁兼数据中心事业部负责人Tony Pialis提出：“GPU与HBM之间持续大量收发数据，会产生巨大的热量、消耗大量功耗。这套架构已经跟不上AI模型的发展速度，行业亟需技术革新。”

高通将HBC视作存在结构性局限的HBM的替代方案。开发HBC的目的是解决AI推理场景的性能瓶颈，其数据传输带宽可达数百TB/s。当前AI加速芯片搭载的全套HBM总带宽仅为21‑24TB/s。在同等功耗条件下，HBC的带宽与令牌处理效率分别达到HBM的6倍；对比现有GPU系统，同等功耗下令牌处理性能最高提升8倍。即便是和速度优于普通DRAM的SRAM对比，HBC在总拥有成本（TCO）方面同样具备优势。

在HBC的产业链分工里，高通仅承担设计与系统集成工作，负责制作位于DRAM底层的计算裸片，并提供TSV设计方案；由三星电子、SK海力士负责DRAM芯片堆叠；芯片的各项技术整合以及封装工作，高通计划与台积电合作完成。

Maladi表示：“第一代HBC产品预计明年实现商业化出货。为避免DRAM供货出现问题，我们正和韩国两家存储厂商紧密协作。目前第一代HBC样品已经送入高通实验室开展验证；第二代HBC会进一步提升计算裸片性能，进一步拉大与下一代HBM之间的性能差距。”

第一代HBC将搭载于高通AI加速芯片AI250，于明年对外出货。2028年，高通计划推出搭载第二代HBC的AI300。高通面向数据中心的服务器CPU Dragonfly C1000同样可以搭载HBC。和HBM一样，HBC也可以作为独立产品对外供货。已经自研AI计算芯片的超大规模云厂商，可直接采购HBC完成对接使用。

Maladi强调：“HBC属于通用技术，我们目前正在研发适配各类消费终端的技术规格，覆盖智能手机、平板、PC、扩展现实（XR）、汽车等设备。” 高通希望把HBC用于终端侧AI（端侧AI），在设备本地完成AI运算。按照产品研发的常规周期，该类终端产品经过方案规划、研讨之后，预计3年后实现商用落地。