混合键合将成为半导体性能升级的底层技术

受限于芯片微缩带来的性能提升瓶颈，芯片堆叠与互连方式，已经成为决定系统功耗、速度与散热结构的关键因素。尤其面向AI智能手机、AI服务器的半导体器件对带宽要求极高，3D堆叠架构亟需全新键合技术替代传统凸点工艺，需要把芯片之间的间距压缩到极小水平，以此提升整体性能。

混合键合（Hybrid Bonding）正是这场技术变革的核心。这项未来技术将决定下一代内存、HBM、NAND闪存（下称NAND）、3D堆叠DRAM以及AI加速器的性能与架构。

无凸点芯片互连实现高效率与高带宽，HBM领域备受关注

混合键合是下一代芯片互连技术，同时实现介质层与铜金属的键合，“混合” 一词即来源于这两种键合机制的结合。该技术摒弃传统凸点，采用铜‑铜（Cu‑Cu）直接键合完成芯片互连。通过缩小芯片间距提升互连密度，改善信号延迟与散热效果，以此实现性能增强。

焊料凸点、微凸点与混合键合的节距对比

如图所示，焊料凸点节距约100微米，微凸点约20微米；而铜‑铜混合键合可将节距压缩至1微米以下。节距越小，芯片间距越近，互连布线密度越高，对于高带宽架构具备显著优势。

混合键合最早于2010年实现商业化，应用于Sony开发的CIS图像传感器，搭载在Apple iPhone 4上。2019年长鑫存储（YMTC）将混合键合用于闪存制造；铠侠（Kioxia）于2023年推出采用该工艺的产品。据报道，SK hynix计划2026年推出采用混合键合、层数超过400层的NAND产品，目标2027年实现量产。逻辑芯片领域，AMD已经在3D V‑Cache CPU产品线落地该技术。由此可见，混合键合已经在逻辑芯片、传感器、移动终端等多个领域落地，预计不久之后也将应用于HBM。

混合键合两大主流方案

混合键合主要分为晶圆对晶圆（W2W）与裸片对晶圆（D2W）两类。W2W是两片晶圆直接键合，一次性完成整片晶圆加工，生产效率高，适合超小节距场景；但坏芯片会拖累整体良率。D2W则是将裸片键合到晶圆上，仅筛选合格裸片KGD进行键合，良率表现优异，可实现不同芯片集成；缺点是逐颗加工，生产速度较慢。

W2W已经实现商业化，Sony图像传感器、闪存等产品已量产使用；D2W的代表案例为AMD 3D V‑Cache。HBM目前选用D2W路线，正推进商业化落地。

HBM行业高度重视混合键合，源于其多项技术优势，概括为：互连密度提升、性能改善、功耗下降；发热量降低、散热效率提升；芯片高度降低；支持3D封装。

采用该技术可以缩小芯片接触节距，大幅提升互连密度，提供更多I/O通路。信号传输距离最短，最大限度降低信号延迟与损耗，提升系统性能、减少功耗。同时去掉凸点与底部填充胶，降低芯片高度、减小热阻。这为技术演进打下基础：不再局限于中介层上连接内存与逻辑芯片的2.5D架构，迈向完整3D HBM封装。与此同时，依托混合键合，无需硅通孔TSV即可实现芯片直接互连，一种全新的3D HBM封装形态也成为可能，相关研究正在开展。

混合键合：伴随HBM成长，成为整个封装生态的基础技术

相比传统热压键合TCB，混合键合性能提升幅度巨大：速度提升约11.9倍，散热性能提升超100倍，集成密度提升15倍。因此多数高性能芯片封装制造都开始采用混合键合。就像过去引线键合被倒装键合取代，未来TCB也将越来越多地被混合键合替代。

混合键合应用场景（来源：EV Group）

在追求高速的AI领域，这一变化尤为明显。混合键合已经应用于Intel AI服务器CPU Clearwater Forest、AMD V‑Cache系列CPU、MI300 GPU以及Apple M5芯片。近期，搭载混合键合的共封装光学CPO技术，也用于AI数据中心高速通信网络交换机，Nvidia、Broadcom的相关产品就是代表。该技术除下一代HBM之外，还将应用于DDR6+、Micro‑LED显示、背面供电网络Backside PDN、高带宽闪存HBF。混合键合有望发展成为前端工艺中实现晶圆互连的基础技术，覆盖整个封装产业。

混合键合对I/O密度与堆叠高度的影响

众多应用里，HBM的发展前景最为突出。现有TCB工艺容易受热膨胀系数CTE差异带来形变与应力，不适用于7微米及更小的节距。当堆叠层数达到16‑20层，热量不断累积，散热会成为一大难题。

TCB体系下，MR‑MUF（大规模回流模塑底部填充）兼顾产能与散热，但依旧存在局限。该工艺先通过微凸点完成DRAM裸片互连堆叠，再注入液态底部填充胶整体填充缝隙并固化。而混合键合直接在TSV内部完成铜‑铜互连，不再使用微凸点，省去占用空间的底部填充胶。既压缩DRAM层与层之间的间距，又消除微凸点带来的电阻，实现更快信号传输、更优散热管理。

从HBM4开始，I/O数量将从HBM3E的1024个翻倍至2048个，堆叠层数提升至16‑20层甚至更高。传统TCB依靠环氧树脂做层间填充，对比铜直接互连的混合键合，散热能力存在短板，将难以满足需求。

除此之外，HBM4起封装高度由当前720微米提升至775微米。现有封装方案还可以支撑HBM4；但到HBM4E，DRAM层间距压缩、散热优化的压力会越来越大，原有架构将显现瓶颈。因此下一代HBM5预计会切换到混合键合这类全新封装工艺。

混合键合助力AI发展，HBM落地仍处于推进阶段

搭载混合键合的产品，将在AI技术与AI产业发展中扮演重要角色。

当前AI行业对器件有三大诉求：更高速度、更高集成密度、更小体积，并且在实现上述能力的同时降低功耗，混合键合是很有潜力的实现路径。前文提到，高性能GPU采用混合键合，相较传统方案计算速度提升11.9倍；用于HBM时散热性能提升超100倍，集成密度提升超15倍。市场对HBM等AI内存领域的期待尤其高。

混合键合技术演进路线

但掌握技术不等于立刻大规模落地。HBM何时导入混合键合，会受到多重因素制约：混合键合制造成本可达倒装封装的2‑3倍、工艺成熟度、设备迭代进度。国内外设备厂商能力差距明显，海外厂商设备已经开发完成并投入量产，国内设备仍在研发阶段。笔者所在的仁荷大学实验室，正和头部企业开展政府资助联合项目。当前设备精度约100纳米，研究团队计划后续开发精度50纳米、25纳米的设备，同时覆盖HBM与逻辑芯片应用。

HBM采用混合键合时间预测

在此背景下，内存行业大概率会分阶段向混合键合过渡，同时最大化复用TCB工艺。目前无助焊剂版本TCB已经得到应用，行业也在尝试基于TCB工艺实现铜‑铜直接互连。当现有方案走到技术极限，行业才会全面转向混合键合。技术上限的到来，会加速这一进程。HBM领域，混合键合最有可能在堆叠层数突破20层的HBM4E或HBM5实现大规模导入。

受制于诸多现实条件，HBM何时全面采用混合键合尚无定论。但该技术无疑是推动AI发展、突破传统技术物理极限最可行的方案。未来混合键合有望成为半导体封装全行业的主流技术平台，最终成为下一代半导体架构的新标准。