Hot Chips 2026，Arm展示“出走的决心”

多年来，Arm公司从设计IP，到设计完整计算子系统（CSS）模块，再到如今首款自研商用芯片。Hot Chips 2026上，Arm介绍了其首款完整的商用CPU设计 AGI，面向AI和数据中心市场。AGI基于Arm最新最强的CPU IP打造，其中最重要的是Neoverse V3 CPU核心。

对于Arm 而言，AGI 的发展历程可谓漫长。多年来，他们从设计 IP，到设计整个计算子系统 (CSS) 模块，再到如今推出首款自主研发的商用芯片。

V3核心配备私有2 MB L2缓存和128位SVE2 SIMD。

CMN-S3网格需要为Arm满足多重目标：它需要在大量CPU核心间扩展，承载高内存带宽，同时还需要为PCIe设备等承载大量I/O带宽。

AGI基于Arm的Neoverse V3 CSS构建。每个chiplet有70个CPU核心，通过CMN网格连接。

SoC设计本质上是围绕平台物理限制的优化。这促使Arm采用chiplet方案——两颗chiplet构成一颗AGI芯片。

单颗chiplet内部有35个计算tile，同时配有DDR内存子系统以及面向PCIe和CXL设备的I/O子系统（也用于连接另一个插槽）。还有专用的D2D子系统用于连接另一颗chiplet。D2D运行速率为32 Gbps/通道，这是一个极高的数据速率，旨在确保D2D连接不成为瓶颈，使整颗芯片非常接近单片芯片的运行效果。

每个tile包含2个CPU核心，这些tile存在于一个网格中，平衡CPU核心与内存、I/O和裸片间子系统。

从实际版图来看（注意相对于逻辑图有旋转），Arm为AGI chiplet选择了台积电N3P工艺。选择N3P是因为它是一个性能导向且经过验证的工艺节点，言下之意是Arm此时不愿在N2节点上冒险（或无法获得N2）。每颗chiplet拥有超过500亿个晶体管。

每颗SoC最多支持136个Neoverse V3核心。硬件上有144个核心，其余核心用于裸片良率收割。每个CPU核心可运行在3.7 GHz；Arm没有将逻辑门或裸片面积花在更高频率上，因为他们希望最大化能效。

聚合内存吞吐量超过800 GB/s，约合每核心6 GB/s。

所有这些都在300 W TDP内。IPC和频率已达到量产目标，NUMA 2配置下内存延迟较低。

进一步看规格：64核心版本允许运行在略高频率，最高可达3.7 GHz，标称频率3.5 GHz。更高核心数的芯片标称频率3.2 GHz，最高加速频率3.5 GHz。

12通道DDR5内存系统使用DDR5-8800时可实现845 GB/s带宽。1DPC配置下可达到该速率，2DPC则降至DDR5-6400速率。Arm意图在设计中使I/O带宽与内存带宽匹配。

Arm还在D2D子系统中使用UCIe，配备两个x16模块。这允许裸片之间每个方向1 TB的带宽，意味着D2D带宽大于内存带宽，以保持NUMA-1模式的高性能。

深入看AGI的内存子系统。Arm使用MPAM资源分区来帮助确保芯片性能一致性并减少资源饥饿。硬件还支持可编程页面策略。

六个I/O子系统共提供96条PCIe Gen6通道以及另外6条Gen4通道用于实用用途。硬件支持向下分叉至4×4配置。客户还可以在此使用CXL 3.0（包括Type-3设备）以实现更高级的硬件功能。D2D子系统使用UCIe，16通道每通道32 Gbps。

Arm展示了其参考服务器。但将会有多种厂商设计覆盖众多不同用例——从机架级系统到更传统的商用服务器。

软件也将在整个生态系统中扮演着至关重要的角色。

总结一下，AGI是Arm长期硬件承诺的第一步。该公司拥有涵盖未来几代数据中心处理器的广泛SoC路线图，彰显了其为服务器市场生产自研芯片的决心。