Intel给Panther Lake做“减法”，Wildcat Lake这样降成本

Intel Wildcat Lake“酷睿3系列”CPU在多个方面进行了精简，相比“Ultra”系列更加注重成本优化，旨在成为面向PC的高性价比解决方案。

Intel并非只是简单地删减并重新封装现有的Panther Lake芯片来打造Wildcat Lake

几个月前，Intel推出了Wildcat Lake“酷睿3系列”CPU。这些入门级芯片专为PC市场设计，采用了与Panther Lake相同的架构，但封装成本更低。Wildcat Lake并不只是芯片层面的成本优化。正如我们此前报道的那样，Intel还推出了“萤火虫计划（Project Firefly）”，旨在围绕Wildcat Lake对产品进行进一步调整，同时满足该市场其他厂商（例如苹果MacBook Neo）所定义的标准。

因此，Wildcat Lake的基本理念很简单。它旨在为笔记本电脑等PC提供一款注重性价比的处理器，在更广泛的应用场景中提供用户最关注的功能，同时支持Thunderbolt 4、Wi-Fi 7和蓝牙 6等现代连接技术，并将应用范围从笔记本电脑进一步拓展到机器人、智能建筑、终端设备和智能会议平台等关键边缘部署场景。

Intel同样不希望在性能方面做出过大的妥协。因此，Wildcat Lake“酷睿3系列”CPU的AI性能最高可提升2.7倍，平台算力达到40 TOPS，同时在轻薄设计下可实现全天候续航，创作/生产力性能最高提升2.1倍，并且与酷睿 100系列（Raptor Lake U Refresh）芯片相比，处理器功耗降低64%。

因此，要让Wildcat Lake成为一款具有可行性的高性价比平台，第一步就是从封装入手。为此，Intel将Panther Lake“酷睿 Ultra 3系列”所采用的Foveros封装方案替换为多芯片封装（有机）基板，从而无需使用基底Die。这降低了组装成本以及由良率损失。MCP封装还带来了其他优势，这些优势源于更少的信号数量以及电源管理方面的优化。

在Hot Chips大会上，Intel透露，他们确实考虑过采用单芯片封装，但最终选择了MCP（Multi-Chip Package，多芯片分装），因为对于正在打造的这款芯片而言，MCP能够提供最佳的性价比。

在制程技术方面，18A显然是计算Die的最佳选择，因为它能够确保双Die方案具备UCIe支持；而TSMC N6则是IO Tile的合适候选制程。

最终，Wildcat Lake成为一款精简得多的芯片。与Panther Lake相比，Wildcat Lake的主要变化包括：

• 最多2个Xe iGPU核心（Panther Lake为4个），保留XMX（用于AI），但移除光线追踪功能
• 最多1个NPU引擎（Panther Lake为3个），NPU算力为17 TOPS，平台算力为40 TOPS，而Panther Lake为53 TOPS
• 最多2个P 核（Panther Lake为4个），保持相同的单线程（ST）性能，但将LLC减半，从12MB降至6MB
• 移除IPU，以及用于摄像头的USB2.0 ISP
• 移除Pro Media功能
• LP5位宽从128 bit缩减至64 bit，系统缓存从4MB降至2MB
• 最多3条显示管线（Panther Lake为4条），仍支持4K 60Hz（UHBR20）

NPU的算力被降低至17 TOPS，因此虽然无法满足 Copilot+ 40 TOPS 要求，但其性能与Intel 酷睿 Ultra 1 系列芯片相当，主要针对那些对电池续航影响最为明显的应用场景，例如视频会议特效、语义搜索、安全功能以及系统健康工具等。对于更高级的AI应用场景，Intel建议采用其“酷睿 Ultra”平台。

这些调整使计算单元（GPU+CPU）的Die面积降低了38%。但优化并没有止步于计算单元；I/O 单元的Die面积也缩小了15%，同时对I/O功能集进行了进一步调整，只保留主流用户真正需要的功能，例如：

• 2个TBT/USB4端口（此前为3个支持eDP复用的端口以及4个物理端口）
• 6条Gen4通道（此前为4条Gen5和8条Gen4通道）
• USB数量保持不变（2×USB 3.2 + 8×USB 2.0）
• 移除摄像头物理层接口（此前为CSI）
• 2组扬声器和麦克风，配备3个DSP和3.0MB内存（此前为4组扬声器和麦克风、5个DSP和4.6MB内存）
• 对Globals进行少量调整（从而减少问题）

转向有机MCP封装后，由于需要处理的I/O数量减少，封装本身的占用面积也随之缩小。更小的封装还可以节省主板空间，而电源供电方面的变化也进一步节省了关键区域的空间。采用MCP封装的酷睿3系列尺寸为35×25×1.23mm，而Panther Lake 4Xe版本的尺寸为50×25×1.5mm。

在平台层面，BoM（物料清单）成本的主要节省来自转向64 bit DRAM，这使其可以采用6层Type 3 PCB，而不需要8层PCB。

电源供电方面增加了LPAtom电源轨，以提升电池续航，同时拥有更好的ICCMax和负载线（Load Lines）；Wi-Fi 7实现集成，这意味着主板上不再需要外置模块；此外，集成式PD控制器（位于USB重定时器中）也进一步降低了成本。所有这些降低成本的功能，都是“萤火虫计划”生态系统的重要组成部分。

现在，最大的变化显然是转向采用基于UCIe的MCP技术。Intel表示，在大约2022年Wildcat Lake处于定义阶段时，UCIe还没有出现。但在UCIe第一版规范发布后，Intel决定在Wildcat Lake上采用MCP（双Die）并利用UCIe，而不是继续采用Foveros。这使Die面积得到大幅缩减，与Panther Lake芯片相比，可以进一步降低成本。

但这种方案也带来了一个缺点。由于没有使用基底Die，凸点间距（bump pitch）从Foveros的36微米扩大到了UCIe的110微米。更大的凸点间距要求更高的GTps以及更大的I/O和控制器区域。

因此，Wildcat Lake采用UCIe的Die间接口面积最终比Wildcat Lake上的Foveros方案大了70%。但Intel表示，为了获得MCP带来的其他成本节省，这部分面积增加是值得的。

随后，Intel进一步解释了其如何通过前述优化来应对UCIe面积增加的问题，并介绍了使Wildcat Lake能够实现UCIe所必需的协议变化和功耗优化。

Wildcat Lake还为最新的18A芯片提供了更好的Die良率挽回，这一点对于成本控制至关重要，尤其是在18A这样的新制程上。Intel提供了多种“酷睿3系列”SKU组合，每一种对应CPU、GPU和NPU的不同频率分档。

18A还可以针对任何一个P核、Xe核或NPU实现29%的计算Die良率挽回。但其中一些IP无法进行挽回，因为Intel选择保留它们，以维持电池续航和平台一致性。这些部分包括LP E核、显示管线以及I/O。因此，这三个部分需要在所有Wildcat Lake芯片中保持一致。

虽然Wildcat Lake看起来可能只是入门级的Panther Lake设计，但其内部实际上进行了更多调整。如今，Intel公布了让Wildcat Lake成为一款面向大众的高度优化芯片的各种变化。能够直接从芯片厂商自身了解到这款小型芯片在设计过程中所做的关键调整和设计选择，无疑很有价值，而这些优化也有助于抵消当前全球PC市场正在面临的价格上涨。