给MoS₂加一层“保护膜”，晶体管电流提升10倍

随着晶体管尺寸不断缩小，传统硅材料面临越来越明显的短沟道效应，继续缩小晶体管的难度也随之增加。二维半导体因此受到关注。以二硫化钼（MoS₂）为代表的二维材料可以将沟道压缩到单原子层厚度，同时保持半导体特性，有助于增强栅极对沟道的静电控制能力，从而为进一步缩小晶体管提供新的材料路径。imec此前的研究认为，MoS₂等二维材料有望支持10nm以下栅长的晶体管。

而到了2026年，这项技术已经开始从实验室研究向晶圆工艺推进。今年6月，ASML、台积电和imec宣布，他们首次在300mm晶圆上实现了采用MoS₂沟道的nFET，并与采用WS₂等材料的pFET集成，接触多晶间距达到50nm。这意味着二维晶体管正在逐渐面对一个更现实的问题：不仅要做出来，还要能够按照先进半导体制造的方式稳定地做出来。

而在这个过程中，工艺污染恰恰是不能绕开的关键问题。

韩国蔚山国立科学技术院（UNIST）的研究人员解决了二硫化钼（MoS₂）表面长期存在的工艺污染问题。二硫化钼正受到关注，被视为下一代超微型半导体材料。研究人员同时开发出一种能够将晶体管电流性能提升约10倍的技术。

UNIST于24日宣布，由电气与电子工程系Kim Myung-soo教授和半导体材料与器件工程研究生院Kim Byung-jo教授共同领导的研究团队，开发出一种利用厚度为5纳米（nm）的牺牲金属层，从根本上阻止光刻胶残留物吸附的工艺技术。研究成果发表于纳米科学领域国际期刊《Small》。

二硫化钼即使厚度仅为一个原子层，在极薄的尺寸下仍能保持半导体特性，因此被认为是高密度下一代逻辑和存储器件的关键候选材料。然而，当光刻胶，即一种用于电路制造的感光聚合物材料，附着在其表面后，会阻碍电荷传输，使器件性能大幅下降。

尤其是经过等离子体处理的光刻胶会发生硬化，无法通过传统的溶剂清洗去除。强力超声清洗可能导致原子级厚度的MoS₂从衬底上脱落，而高温退火同样存在损坏器件的风险，因此这两种方法都难以应用。

为解决这一问题，研究团队设计了一种方法：在涂覆光刻胶之前，先在MoS₂表面沉积一层厚度为5纳米的牺牲金（Au）薄膜。金属薄膜充当保护屏障，防止光刻胶直接接触半导体表面。完成电路图形化工艺后，再利用化学溶液将金属薄膜溶解，硬化的光刻胶残留物也会随之被去除。这种方法无需强力清洗或高温退火，就能保持二维半导体表面洁净。

研究团队还通过计算分析确定了光刻胶残留物在MoS₂表面具有强附着力的原因。利用分子动力学和密度泛函理论，研究人员发现，等离子体中的氧会改变光刻胶的化学结构，使其与MoS₂表面的结合能力提高约一倍，进而在MoS2表面形成阻碍电荷传输的缺陷态。

性能提升十分明显。采用新工艺制造的晶体管，其接触电阻为2.58×10⁵ Ω·μm（欧姆·微米），约为传统工艺器件的十分之一。随着接触电阻降低，晶体管开启时流动的导通电流提升了约10倍。显微镜和光谱分析均证实，即使经过金属薄膜的沉积和去除，MoS₂的晶体结构也没有受到明显损伤。

论文第一作者、研究团队成员Kim Da-hyun强调了这项工艺技术的通用性。该技术不仅可以应用于标准半导体电路工艺，还可以用于实现更精细电路图形化的电子束光刻，而且不受MoS₂合成方式的影响。

Kim Myung-soo教授表示：“二硫化钼是一种能够让晶体管等半导体器件实现比目前更小、更薄尺寸的材料。此次解决了长期阻碍高性能器件实现的工艺污染问题，这项工作将有助于未来高密度逻辑和存储器件的发展。”