2.5D封装难题：热应力、电迁移与仿真挑战

随着晶体管横向微缩的难度越来越大，芯片厂商开始采用互补场效应晶体管（CFET）这类垂直晶体管架构以及垂直封装技术，以此提升器件集成密度。与此同时，人工智能业务所需的巨大带宽，也推动芯片之间互连密度持续提高。

但器件封装的根本目标并未发生改变：保护芯片不受损伤，同时把芯片上微米级焊盘，连接至其他芯片以及电路板上毫米级尺寸的元器件。

目前，混合键合技术能够实现芯片之间最高水平的互连密度。所谓3D封装，就是利用混合键合把芯片垂直堆叠，在最小的面积下实现最高电路密度。硅通孔（TSV）根据需求将信号传输至每颗芯片底部，用于连接堆叠中的下一颗芯片，或是下方的封装基板。

3D封装要求各颗芯片紧密集成，需要实现一颗芯片上铜凸点与另一颗芯片焊盘之间的精准对位，同时还会带来大量测试与可靠性方面的难题。散热尤为棘手：堆叠芯片的散热面积增长速度，跟不上有源器件的体积增长速度。芯片工作过程中，硅通孔受热发生膨胀，产生应力，有可能引发开裂与层间剥离。由于堆叠的所有层都带有有源器件，热流与信号通路之间会产生难以预测的相互影响。

与之相比，2.5D封装方案则更加灵活。在2.5D封装中，芯片放置在一块中介层之上；中介层将每颗芯片焊盘的信号重新分配，送往其他芯片或者封装基板。中介层属于无源器件，内部布有布线，还可集成电容、电阻，但不含晶体管或其他开关器件。相较于有源电路，中介层仿真建模难度更低，制造工艺也更简单，规避了3D封装的部分可靠性风险。

理论上，2.5D封装内部的各颗芯片相互独立。如果其中一颗芯片的焊盘布局发生改动，只需要修改中介层设计，其余芯片无需改动。简单理解，中介层就相当于一块布线密度极高的电路板。

复杂结构带来复杂的热学行为

即便如此，2.5D封装依然要解决散热、机械支撑等一系列问题。单颗芯片的改动，就可能改变整个封装的热流分布与热‑力学行为。首尔国立大学的Hakjun Kim及其团队研究发现，热‑力学失效是2.5D封装最棘手的可靠性问题。不同材料的热膨胀系数（CTE）各不相同，制造阶段的温度变化，以及器件工作时电阻产生的发热，都会让各类材料以不同速率发生热胀冷缩。

2.5D封装内部，芯片大多为硅基底搭配铜互连，热膨胀系数较低；封装基板、塑封料、底部填充胶一般采用有机材料，热膨胀系数偏高。2.5D封装可以选择的方案十分多样，中介层甚至可以集成硅光器件、微流控冷却结构等功能。硅与聚酰亚胺是最常用的两种中介层材料，二者内部均布有嵌入式铜线。

对于只搭载单颗芯片的简单封装，仿真模拟制造过程中的胀缩行为相对容易。回流焊炉等工艺会对整个封装整体加热、冷却。但器件工作状态下，热流分布取决于芯片内部的信号通路与业务负载。芯片内部存在温度梯度，叠加各层之间热膨胀系数差异，会形成十分复杂的应力分布。

当封装内部搭载多颗芯片时，制造应力与工作应力的仿真建模难度会进一步上升。例如，两颗相邻芯片，会对下方的中介层与基板产生方向相反的应力。应力场不再是简单的凹形或者凸形翘曲，而会呈现马鞍形或是其他复杂形态。Kim解释道：在封装某一处做加固处理，反而会提升其他位置的应力。举例来说，当芯片、中介层的膨胀程度大于基板时，产生的拉应力会造成基板翘曲；严重翘曲会导致焊点拉长，甚至直接失效。但对基板做加固处理，并不会消除应力，只会把应力转移到封装其他位置，有可能造成中介层与基板之间的界面失效，或是重布线层发生层间剥离。

华南理工大学的Ming‑Sheng Luo团队搭建了一套包含两颗相邻芯片、三层重分布互连层的简易2.5D封装有限元模型。研究表明，芯片间隙区域、中介层与塑封料的结合位置，属于失效高发区域。针对更大尺寸的封装，该团队建议增设虚拟芯片（裸硅片），以此平衡封装内部应力。

Luo还指出，受使用环境影响，封装材料的吸潮效应同样不可忽视。不同材料吸潮速率不同，吸水之后会发生膨胀；而且材料的吸湿膨胀特性，未必和热膨胀特性保持一致。

电迁移问题管控

电迁移是封装失效的另一大主要诱因。以往，逻辑芯片与存储器件并不需要重点关注电迁移。但电迁移现象和电流密度直接相关，随着封装内部电流密度提升，电迁移带来的失效风险也随之加大。

中国台湾阳明交通大学的Yi‑Quan Lin团队调整铜电镀工艺，制备出具备纳米晶、孪晶两种不同晶粒结构的铜导线。

通过调控晶体结构来抑制电迁移，相比掺杂合金元素，对电路电阻的影响更小；对比沟槽衬垫等方案，也不会大幅增加工艺复杂度。Lin的研究发现：纳米晶铜反而会降低抗电迁移能力，原因是晶界会加速原子扩散。而经过退火处理的孪晶铜，会形成很强的 (111) 晶面择优取向，同时存在大量共格孪晶界；该结构能够抑制晶界处的氧化物生成与空洞扩张。

日月光集团（ASE Group）也开展相关原位试验，对开封后的重布线层（RDL）结构观测电迁移行为。试验显示，晶粒尺寸更小的铜线路，使用寿命约为大晶粒线路的七倍。

面向未来的仿真建模

图1：搭载三颗芯粒、八层硅中介层的2.5D封装结构示意图

2.5D封装本身结构复杂，再加上单个焊盘和整体封装之间尺寸差距巨大，给预测性仿真建模带来很大挑战。对局部区域做有限元分析并不困难，但需要考虑的区域数量过多，会带来难以承受的计算开销。研究人员正在开发深度学习代理模型，以此降低对有限元仿真的依赖。初步结果表明，该方案有希望实现对翘曲以及其他非线性行为的规模化仿真分析。