台积电5.5倍光罩尺寸CoWoS实现量产

来源:半导体产业纵横发布时间:2026-08-11 17:48
台积电
先进封装
生成海报
台积电计划到2029年将CoWoS扩大到光罩的14倍。

台积电在先进封装技术方面取得了重大突破。台积电副总经理何军透露,5.5倍尺寸的光罩CoWoS已进入量产阶段,多家AI客户的产品产率持续超过98%,有些甚至达到99%;台积电将继续以每年新技术的推出步伐推进,目标到2029年将CoWoS扩大到光罩的14倍。

为应对人工智能需求,台积电的CoWoS产能在过去三年中几乎每年翻倍。目前拥有10家先进封装厂,产能逐步接近客户需求。“尚未完全实现,但非常接近。” 何军还指出,先进封装为台积电利润贡献良多。

当CoWoS扩展到光罩尺寸超过三倍时,封装与电路板之间的相互作用、散热和系统结构显著增加;为了让大型AI系统将整体故障率控制在可接受范围内,单个封装组件的质量甚至必须超过汽车级。何军指出,未来芯片、封装、基板、PCB和热设计必须在量产前引入系统与技术协同优化(STCO),提前将实际系统的热、机械和可靠性条件纳入开发。仅依赖元件级验证已不足以满足大规模人工智能系统的需求。

台积电此前发现,当同一芯片被引入不同系统时,部分产品会出现芯片边缘损伤,而这些损伤在元件验证时未被发现,最终需要与客户进行PCB和无源元件配置及工艺的联合调整。相反,元件层面发现的一些应力问题在安装到电路板后实际上消失,表明系统边界条件已成为大规模AI封装验证的关键。

供应链的变化也加剧了制造难题。 何军指出,未来几年,行业不仅将面临内存短缺,还将面临ABF基底供应的严重短缺。 客户采用多源供应以保障产能,但不同基底的热力和机械性能正在缩小,缩小了CoWoS工艺窗口,并在系统集成过程中的共面性进一步恶化。

为了支持AI产品和技术的年度更新,台积电已从串行开发转向并行开发,使技术、制造和客户团队能够并行协作。 客户产品甚至可能在测试车辆验证完成、工艺完全完成前就进入工厂。许多改进必须直接在量产周期内完成,这需要材料、设备和系统集成商同时投资,并在工厂附近部署本地研发人员。

何军表示,台积电将在量产前六个季度公布系统边界条件并收集客户反馈,确保技术验证符合实际需求。他还敦促业界利用OCP建立系统层面的验证标准和最佳实践,结合早期机械建模、后期真实世界数据验证和联合供应链管理,加速人工智能产品开发和量产。

除了CoWoS,台积电的SoIC混合键合技术也在不断进步。何军表示,6微米混合键合距自去年起已进入高量产阶段,计划到2029年进一步减小至4.5微米,具备在A14芯片上叠加A14芯片的能力;SoIC可实现50倍以上的互连密度和5倍的能效。

何军表示,Chiplet不仅突破了掩码尺寸限制,还分离了模拟和计算模块,降低了向最新工艺全面过渡的成本。 台积电还可以使用芯片配对算法,结合最合适的芯片以提升封装层的性能一致性。据他描述,有时感觉自己像在运营“世界上最大的在线约会服务”,客户提供复杂的算法,而台积电则利用其全球制造网络寻找每个模具最合适的“灵魂伴侣”,然后按时组装交付。

本文转自媒体报道或网络平台,系作者个人立场或观点。我方转载仅为分享,不代表我方赞成或认同。若来源标注错误或侵犯了您的合法权益,请及时联系客服,我们作为中立的平台服务者将及时更正、删除或依法处理。

评论
暂无用户评论