Microchip携手美光亮出全新PCIe Gen6存储架构

当AI模型的参数规模以指数级速度膨胀时，一个长期被忽视的瓶颈正在浮出水面：数据在计算与存储之间的搬运速度，正在成为决定算力发挥效率的关键限制因素。为了打通这条数据“高速公路”，两家半导体巨头在2026年全球闪存峰会（FMS）上联手亮出了一套新方案。

当地时间8月4日，Microchip（微芯科技）与美光科技联合展示了一套端到端的PCIe Gen 6存储架构。该架构的核心是Microchip采用3nm制程打造的Switchtec PCIe Gen 6交换芯片，以及美光最新量产的9650 NVMe固态硬盘（SSD），旨在为AI、高性能计算和云数据中心提供全链条的数据交互支撑。

PCIe交换芯片在整套架构当中承担着交通枢纽的角色，可以同时接驳多块美光9650 NVMe固态硬盘，实现多路高速存储设备并行工作。很多人容易把高速SSD当作存储性能的全部，实际上当一台服务器搭载多块旗舰固态之后，PCIe通道的带宽分配、数据调度、信号传输延迟，才是决定整套存储集群上限的关键。若是交换链路性能拖后腿，即便是顶级企业级SSD，也很难释放出全部读写实力。

Microchip这款新一代交换芯片针对AI存储场景专门做出优化，主打超高传输带宽和超低访问延迟，同时原生兼容当下火热的存储资源解耦架构。现如今，传统服务器计算、存储硬件绑定在一起的模式灵活性较差，如果想要扩容存储空间，往往需要增设整台服务器，硬件资源浪费严重。依托资源解耦设计之后，计算单元和高速存储硬件可以相互独立部署、独立扩容，机房运维人员能够按照AI训练、在线推理、数据库业务的负载变化，弹性调配存储资源，不用再受限于服务器本体硬件配置，大幅提升数据中心硬件资源利用率，降低后期扩容升级的成本。

据悉，这套端到端架构由两颗关键芯片组成。其中，Microchip Switchtec Gen 6 PCIe交换芯片是“交通枢纽”，采用3nm制程，旗舰型号支持高达160条PCIe通道、20个端口和10个堆栈，可分叉为×16或×8通道。芯片支持高级错误隔离、完整诊断功能，以及Multicast组播，可在同一PCIe域内高效地将数据分发给多个设备。同时，它还集成了硬件信任根和安全启动架构，采用符合CNSA 2.0安全标准的后量子安全加密算法。

而美光9650 NVMe SSD则是“货运列车”，作为全球首款量产的PCIe Gen 6数据中心SSD，其顺序读取速度高达28GB/s，随机读取性能达5.5M IOPS。其核心优势在于搭载了业界首款应用于数据中心SSD的美光第九代G9 NAND闪存，该闪存采用创新的六平面架构设计，可提供3.6GB/s的IO速率。相比PCIe Gen 5 SSD，9650在随机读取和写入的每瓦性能上分别提升高达67%和25%。

从系统层面看，这套架构支持可组合式和资源解耦设计。传统数据中心存储资源与特定服务器绑定，利用率低下；而解耦设计允许存储资源像“资源池”一样被动态分配给任意服务器，按需调用，让数据中心架构师可以灵活扩展存储资源，同时维持可预期的系统性能。

放眼整个产业链，PCIe Gen6生态目前正处在从样品测试走向规模化落地的关键过渡期。单一SSD硬件性能再强，缺少适配的交换芯片、主板通道、驱动程序配套，也很难搭建起大规模存储阵列。这也是Microchip和美光选择展开技术合作的核心原因，互联芯片大厂和存储龙头协同调试硬件，打通整条传输链路，能够加速上下游产业链适配新一代高速接口标准，为下一代人工智能与云计算应用奠定坚实的物理基础。