2nm之后，先进制程开始比拼什么？

如果把时间拨回几年前，先进制程的竞争核心似乎十分明确。每一家晶圆厂都在围绕同一件事展开角逐——谁能率先进入下一代工艺节点。从7nm到5nm，再到3nm、2nm，那个不断缩小的数字几乎成为衡量厂商业内实力最直接的标准。

然而近两年来，行业里的讨论却开始发生变化。

在一众国际会议上，人们依然关注2nm、A18等下一代工艺节点，但越来越多的技术论坛开始围绕另一批关键词展开：光罩拼接（Reticle Stitching）、检测与量测（Inspection & Metrology）、数据传输、玻璃芯基板（Glass Core Substrate）等等。

乍一看，这些技术之间几乎没有任何关联。它们有的属于制造，有的属于EDA，有的属于封装，还有的甚至属于光通信。

为什么它们会在近两年同时成为产业关注的焦点？答案其实很简单。

先进制程进入2nm时代之后，行业竞争已经不再只是如何把晶体管做得更小，而是如何让越来越复杂的芯片真正制造出来。以前一项新工艺往往对应一次晶体管结构的升级，现在一款先进AI芯片的诞生，除了需要先进晶体管，还涉及超大面积芯片设计、复杂封装及验证、高速互联以及极高良率的制造体系。

越来越多过去被视为“配角”的底层技术，开始走到舞台中央。它们或许不会像2nm、GAA那样频繁出现在热点新闻标题里，却正在悄悄决定下一代芯片究竟能不能成功量产。

光罩拼接逐渐进入大众视线

想象面前有一台打印机，打印机一次只能打印A4大小的纸张，如果要打印一张海报，就必须把画面分成几块，再拼接起来。

芯片制造同理，在光刻过程中，电路图案通过掩膜版被逐层曝光到晶圆表面。每一次曝光，都对应光刻机能够覆盖的一块固定区域，这个区域被称为曝光区域。

过去，大多数处理器都能够完整放进一个曝光区域，工程师几乎不需要考虑拼接问题，但AI时代使这一切发生了改变，为了集成更多计算单元、更大的缓存以及更宽的存储接口，GPU和AI 芯片的面积不断增大。一些高性能芯片已经逐渐逼近光刻机单次曝光面积的极限。如果仍然坚持一次曝光，就意味着芯片尺寸无法继续扩大，无法进一步提高芯片的性能。

于是，工程师开始采用光罩拼接技术，把一整块芯片划分为多个曝光区域，分别完成曝光，再将它们精确拼接成完整图案。

听起来似乎只是重复曝光动作，真正困难却在于精度。对于先进制程而言，两块曝光区域之间哪怕只有几纳米的偏差，都可能导致金属互连无法正确连接，甚至造成整颗芯片失效。

所以光罩拼接真正考验的，并不是能不能拼接起来，而是能不能做到几乎看不出拼接痕迹。

为了实现这一目标，工程师不仅需要重新优化版图设计，还要配合更高精度的套刻控制、量测以及后续缺陷检测，让每一次曝光都能够与前一次严格对齐。

从这个角度来看，光罩拼接已经不再是一项单独的光刻技术，而是连接设计、制造和检测的一项系统。

检测和量测开始贯穿整个制造流程

如果说光罩拼接解决的是超大芯片如何制造的问题，那么检测与量测（Inspection & Metrology）关注的，则是另一个更加基础的问题——如何确保如此复杂的制造过程始终保持稳定。

虽然两者常常被放在一起讨论，但职责并不相同。检测（Inspection）负责发现制造过程中产生的缺陷，例如颗粒污染、图形塌陷、金属互连桥连等；量测（Metrology）则负责测量关键工艺参数，包括关键尺寸、薄膜厚度、套刻精度等，判断每一道工艺是否仍处于工艺窗口（Process Window）内。

在传统制程中，检测更多被视为质量控制的一部分，用于发现已经产生的问题。而随着先进逻辑制程进入2nm及以下节点，这种模式正在发生变化。

一片采用先进逻辑制程制造的晶圆，往往需要经历数百甚至上千道工艺步骤。对于晶体管、金属互连等关键结构而言，即便是几纳米甚至更小的工艺偏差，也可能随着后续加工不断累积，最终影响器件性能和整体良率。因此，越来越多晶圆厂开始将检测和量测嵌入制造流程，在关键工艺层实施在线检测（Inline Inspection）和在线量测（Inline Metrology），实时采集制造数据，并将结果反馈至工艺控制系统，对后续工艺参数进行动态调整。

近年来，KLA、Applied Materials等设备厂商也持续强调Process Control的重要性。对于先进制程而言，检测和量测早已不仅是制造流程结束后的质量检查，而是支撑良率提升和工艺优化的重要组成部分。

系统级检测开始走向系统内测试

制造趋近复杂，也推动了检验流程的进一步完善。随着AI芯片逐渐采用多Chiplet架构，并通过UCIe、PCIe等高速接口连接，验证对象也从单颗芯片扩展到整个系统。

这意味着，仅依赖工程师进行传统仿真（Simulation）已经难以覆盖真实运行环境下可能出现的各种复杂场景。芯片不仅需要验证功能是否正确，还需要确认不同Chiplet之间的数据传输、缓存一致性、互连协议以及软件协同是否能够稳定运行。

除了功能正确性之外，工程师还需要验证Die-to-Die互连、协议一致性以及系统运行过程中的可靠性，这也推动了系统内测试（In-System Testing）成为AI芯片开发的重要环节。

这一趋势在Synopsys与TSMC的一项联合研究中得到具体展现。双方基于N3P工艺构建了一套双Chiplet验证平台，两颗芯粒通过UCIe互连，并集成监测（Monitor）、测试（Test）和修复（Repair）机制。在系统运行过程中，片上信号完整性监测器（SIM）可实时监测 UCIe 链路健康状态，当链路出现退化时及时反馈。同时，测试向量可通过 PCIe 和 UCIe 传输至隐藏裸片，完成逻辑测试、内存 BiST 测试以及在线修复。由此观之，测试已经不再局限于流片后的制造阶段，而是开始贯穿芯片的整个生命周期。

数据传输开始成为新瓶颈

即使完成了制造和系统测试，并不意味着一颗先进AI芯片就真正完成了，还有数据在计算单元、HB乃至整个AI集群之间的反复搬运。随着GPU集成越来越多计算单元，并普遍采用Chiplet架构，数据需要不断通过PCIe、UCIe、NVLink以及NoC在不同模块之间高速流动。很多时候，数据传输速度会限制系统性能。

AI芯片还需要保证整个数据传输网络能够稳定运行。对于片上网络（NoC），工程师不仅需要确认所有节点都能正确连通，还需要验证数据包是否按照预定路径传输，以及缓冲区、路由和流控机制在高负载下是否仍能正常工作。例如，在Credit-based Flow Control机制下，必须确保Credit能够准确回收，避免因计数错误导致缓冲区溢出、数据丢失或网络阻塞。

真实AI工作负载又进一步增加了验证难度。Keysight指出，在大模型训练过程中，GPU之间普遍采用All-to-All（全互连通信）、Ring All-Reduce（环形全归约）等集体通信模式，大量计算节点会在极短时间内同时向同一节点发送数据，形成典型的Incast现象。因此，工程师不仅需要验证芯片功能是否正确，还需要模拟网络拥塞、时延、抖动和丢包等真实场景，对整个AI互连网络（AI Fabric）进行测试和仿真，以减少GPU空闲时间，并评估系统在大规模集群运行时的数据传输效率。

为什么玻璃芯基板成为先进封装的新方向？

随着 Chiplet 和HBM 不断增加，高速数据传输不仅考验芯片设计本身，也开始考验封装。例如，一块先进AI封装可能需要连接多个Chiplet、十几颗HBM以及数千条高速信号通道。如果基板在加工过程中发生微小变形，就可能影响后续贴装精度，甚至降低整个封装良率。

相比传统有机材料，玻璃具有更好的尺寸稳定性、更低的热膨胀系数以及更平整的表面，更适合支持超大尺寸封装和更高密度的互连。所以玻璃芯基板（Glass Core Substrate）因此受到越来越多关注。

不过，玻璃并非完美的材料。它更脆、更难加工，无论是钻孔、金属化还是大规模制造都比传统基板复杂得多。因此，目前玻璃芯基板仍处于产业化推进阶段。

以小见大，它体现的正是先进制程当前面临的共同挑战——真正困难的，不是提出一种新技术，而是把它变成一项能够稳定量产的制造工艺。

从追求先进工艺，到构建先进制造体系

如果把本文提到的这些技术放在一起，会发现一个有意思的共同点。无论是光罩拼接、检测与量测、还是讨论数据传输和玻璃芯基板，它们几乎都不是严格意义上的先进制程技术。它们不会直接把晶体管做得更小，也不会让晶体管密度突然提升一倍。但没有它们，再先进的工艺也很难真正走向量产。

这些技术看似属于不同领域，却都围绕着同一个目标——让先进制程真正能够被制造、被验证、被封装，并最终走向规模化应用。

这种变化也反映了半导体产业创新模式的演变。行业从依赖单点技术突破转变为多环节耦合，一项技术的提升，往往需要上下游多个环节同步配合才能发挥价值。这些变化背后，对应着近年来业内频繁提及的DTCO（Design-Technology Co-Optimization）和STCO（System-Technology Co-Optimization）概念。本质上就是打破过去设计、制造、封装“各自为战”的边界，让每一个环节都围绕最终产品共同优化。例如EDA工具开始提前考虑制造约束；光刻设备厂商与检测设备厂商共同优化工艺窗口；封装设计越来越早地参与芯片架构规划；材料供应商也需要根据互连密度和散热需求开发新的解决方案。

先进制程已经不再是一场单纯的晶圆制造竞赛，而是一场覆盖整条产业链的系统工程。这也是为什么越来越多国际技术会议上，讨论的不再只是下一代节点是什么，而是如何把下一代节点真正做出来。

对于整个产业而言，2nm或许只是一个新的起点，先进制程的竞争规则已经悄然改变。过去比拼的是谁能率先突破物理极限，现在比拼的是谁能把复杂技术转化为成熟制造能力。

也正因为如此，那些曾经隐藏在幕后、鲜少出现在聚光灯下的技术名词，如光罩拼接、检测与量测等，正在成为2nm时代新的关键词。

它们未必像“2nm”这样醒目，却正在决定下一代芯片究竟能否从实验室走进晶圆厂，从工程样片走向大规模量产。