先进封装翘曲难题如何解决？

基板平整度早已不只是基板弯曲量是否超出限定标准这么简单。如今翘曲会呈现出各类局部形变特征，会对键合、对位、良率以及器件可靠性全流程造成潜在影响。

行业标准正在发生转变，这就倒逼厂商在生产前期就打通材料特性、制程履历、表面测量与仿真模拟的数据链路。因为 “合格平整度” 并非固定标准，而是由下一道制程的工艺要求决定的动态指标。

首个难点在于精准定位平整度偏差的源头。先进封装领域，即便两款基板平整度数值完全一致，背后失效机理也可能天差地别：形变诱因分为基板整体弯曲、单颗芯片局部倾斜、重布线层厚薄不均、键合工艺、化学机械抛光 CMP、局部应力、热膨胀系数失配等多种类型。

Wooptix 光学业务副总裁 Adam Cheung 表示：“行业不能再将平整度单一简化为整体力学数值。在先进封装工艺中，平整度是多种不同尺度形变叠加的结果，各类形变均来自制程本身。一部分形变是大范围基板弯曲，另一部分则直接造成局部坡度、芯片间共面度异常；键合、CMP、重布线层、热效应、材料热膨胀系数不匹配，都会引发各类表面形变。”

这种认知转变，让行业的核心关注点从 “封装基板是否平整”，转变为分析键合、CMP、热膨胀系数失配、热效应带来的各类形变中，哪一类对良率、可靠性和终端系统性能影响最大。

翘曲管控难度持续加剧的核心原因

多重行业趋势叠加，让基板翘曲愈发难以管控。面向 AI 与高性能计算 HPC 的封装尺寸不断增大，有机基板、玻璃基板上承载的硅片面积持续扩张；芯粒集成、HBM 堆叠引入多种热膨胀系数差异巨大的异质材料；混合键合、超细间距互连大幅收窄表面形变公差；面板级封装会放大整片板材的热、力学效应，即便微小的材料性能差异，都会演变为大幅基板形变。

图 1：ASE 自动化面板级封装产线，支持 310 毫米 ×310 毫米面板规格。

面板尺度下，整套多层材料堆叠结构共同引发翘曲，这也让材料选型与制程工序顺序无法拆分。堆叠结构内每一种高分子材料都有专属玻璃化转变温度；每一层金属薄膜热膨胀系数、厚度、线路密度均不相同；每一次固化工艺都会在下一层薄膜制备前引入残余应力。最终成品的力学状态，完整记录了此前全部热加工、化学加工的全过程履历。

从晶圆级封装转向面板级封装，是各类耦合效应最难管控的环节。适配 300 毫米圆形晶圆的工艺方案，无法直接复用在更大尺寸矩形面板上。大尺寸板材难以控制涂层均匀性与应力分布；多种材料热膨胀系数不匹配带来的叠加形变持续累积，矩形面板不存在天然边界约束形变扩散。这也是目前行业普遍先采用 310×310 毫米中小尺寸面板开展量产验证的核心原因。

Brewer Science 封装解决方案业务开发工程师 Hamed Gholami Derami 表示：“从晶圆转向面板生产，涂层不均会带来材料稳定性问题，同时整体应力、翘曲幅度显著提升。面板级封装亟需热、力学稳定性更优异的新型临时键合材料。”

这一限制在 HBM 产品中表现得尤为显著——HBM 存储芯片要求实现极致减薄，而临时键合层的整体厚度均匀性直接决定了硅片减薄的精度；键合层一旦出现任何不均匀形变，其影响都将沿后续工艺链路层层传导。

测量完整形变形貌，而非仅检测整体弯曲度

传统翘曲检测设备仅能判断基板是否发生弯曲。但先进封装工艺对形貌测量需求持续提升：高密度表面三维数据，能够将各类形变特征与制程缺陷、良率损失一一对应。相比单一高精度单点测量，在基板全域采集海量测量数据、在制程早期完成检测、及时调整工艺，价值更高。高分辨率设备若采样点位稀疏，极易漏掉决定键合、对位、良率的关键局部形变特征。

Cheung 补充道：“老旧平整度检测指标已经无法满足需求。正因如此，我们针对晶圆，未来还将针对面板开发高密度全域形貌测绘方案。这套方案能够完整判断多层集成封装能否顺利完成键合、精准对位、长期稳定工作，同时实现高量产良率。”

形貌测量的核心价值，不只是单纯识别基板发生翘曲，而是通过海量表面数据，将原始测量值转化为工艺优化依据；精准区分各类形变来自哪一道制程、如何产生，并制定对应的工艺修正方案。

但形貌测量只有和芯片器件电性测试数据联动，转化为可落地的工艺调整方案，才能发挥实际作用。当前绝大多数测量设备均为定点检测：仅在特定工序节点，对照标准样板检测单一特征尺寸。先进封装真正需要的，是在各道制程交接节点，反复开展高密度全域形貌测量；在前一道工序产生形变后，下一道工序加工前提前补偿。随着封装尺寸持续变大、公差不断收紧，前期工艺缺陷会在后续每一道工序持续放大，带来巨额良率损失。

玻璃基板改善翘曲，但无法彻底解决问题

玻璃载板与玻璃基板凭借高刚性、超光滑表面、可透过激光实现解键合、热膨胀系数可调等优势，在先进封装领域应用快速普及。其中热膨胀系数可定制这一特性价值极高：有机基板可调热膨胀系数区间十分有限，而玻璃材料可根据集成方案需求定制对应热膨胀系数。

ASE 项目主管 Wiwy Wudjud 介绍：“玻璃热膨胀系数可调范围为 3.4~10.6 ppm/℃，适配各类材料搭配与工艺需求，灵活性极强。”

玻璃兼具表面平整度高、可透过紫外光与激光完成解键合的特性，因此在需要稳定支撑、高精度对位、无损解键合的先进封装流程中，玻璃载板的重要性不断提升。但即便在 300 毫米晶圆尺度下，玻璃基板加工难度依旧很高；放大至面板尺度后，各类工艺难题会成倍增加。

同时玻璃基板无法根除多层异质堆叠结构的热膨胀系数失衡问题。封装承载的硅片面积越大（芯粒、HBM 存储堆叠、桥接芯片等），热膨胀不匹配带来的形变失衡就越严重，与基板材质无关。行业最优解不是强行将已经翘曲的基板压平，而是在堆叠结构设计初期，均衡排布不同热膨胀系数的材料，从源头减少翘曲。

Amkor 芯粒与 FCBGA 集成副总裁 Mike Kelly 表示：“如果把低热膨胀系数材料全部集中在一处，高热膨胀系数材料集中在另一区域，必然会产生严重形变缺陷。物理规律不会改变，因此行业会推出全新堆叠设计思路，让封装横截面内各类热膨胀系数材料均匀分布、相互抵消形变。”

玻璃可调热膨胀系数的优势能够缓解矛盾，适配热膨胀系数的定制玻璃基板也在逐步落地，但玻璃仅能解决部分问题。若整套堆叠架构设计之初未考虑热膨胀系数均衡，翘曲、芯片偏移、薄膜开裂、应力集中等缺陷，依旧会在后续制程中出现。即便采用热膨胀系数匹配的玻璃基板，搭载八组 HBM 存储堆叠的多芯粒模组整体结构对称性依旧很差；单纯依靠加固环、限位结构等机械约束方式压制形变，只会将应力转移至其他区域，无法从整套系统消除应力。

混合键合进一步收窄表面平整度公差要求

混合键合工艺大幅提升了表面形貌管控标准：相比焊球互连工艺，混合键合的形变公差窗口极小，键合界面不存在有机缓冲层。微小颗粒、表面形貌起伏、CMP 工艺偏差，都会成为良率瓶颈，影响程度远超传统前端芯片制程。

同时基板表面形貌需要匹配键合后的退火工艺：铜与氧化硅薄膜高温形变特性完全不同，CMP 抛光工艺需要同时兼顾两种材料的表面平整度。

Amkor 的 Kelly 解释：“必须严格管控基板表面微观形貌。氧化硅层需要极致平整，氧化硅层依靠分子间作用力完成贴合键合，铜层仅作为辅助导电层；退火加热过程中，会对整体界面施加压力完成紧密贴合。”

初始抛光后铜层会略低于氧化硅平面；退火升温时，铜热膨胀系数远高于硅片，铜层会大幅膨胀。退火阶段施加过大压力，会造成铜层塑性形变。由此可见，“合格平整度” 不存在统一标准，完全由对应制程决定。上一道工序检测合格的基板，未必能满足后续氧化硅键合、铜层退火的工艺要求。翘曲与微观形貌不只是力学检测指标，直接决定键合界面能否正常结合。

翘曲仿真模拟必须完整追踪全制程应力累积

翘曲仿真模拟若仅预测封装成品最终形变，而不追踪每一道加工工序的应力累积，便失去实用价值。封装、测试、终端使用阶段每一次温度升降，都会再次激活装配阶段因热膨胀系数失配产生的应力。玻璃、铜、硅三种材料高温应力响应特性差异巨大。

Synopsys 首席产品经理 Lang Lin 表示：“制造、测试、终端运行阶段反复升降温，都会引发热膨胀形变。玻璃、铜、硅热膨胀系数差距极大，反复热循环极易引发薄膜开裂、可靠性失效；尤其是玻璃基板，热循环过程能够承受的应力存在上限。”

这也是全制程应力仿真难度大幅提升的核心原因。仿真模型需要导入全部材料性能参数，完整追踪每一道工序的应力累积过程。但行业存在数据壁垒：基板厂商的制程配方、精准材料配比属于核心商业机密，很难向第三方仿真工具完整开放。

Lin 补充道：“我们的仿真工具需要基板厂商提供精准材料性能数据，包含经过实测校准的材料参数，用于生成加密工艺仿真文件。”

缺少精准原厂材料参数时，绝大多数仿真只能调用通用材料数据库。通用数据库能够用于定性分析应力变化趋势、验证设计思路，但无法精准预判实际制程形变结果。实操建议：开展实物流片实验前，优先导入能获取到的最全材料参数完成仿真预判，减少试错成本。

三类翘曲优化方案：机械压平、制程补偿、架构重新设计

完成翘曲检测与根因分析后，厂商有三种优化路径可选：彻底消除翘曲、制程补偿抵消形变、前期架构设计从源头降低翘曲。三种方案成本、优缺点各不相同，量产产线大多会组合使用。

方案一：机械约束压平（最直接手段）

光刻、键合工序使用真空吸盘将翘曲基板吸附拉平；热加工工序搭配加固环、限位结构，抑制基板形变。这类方案应用广泛、见效快，但存在明显局限。若基板翘曲幅度超出阈值，真空吸盘无法完全贴合基板，产生接触缺陷影响制程；加固结构仅能约束形变、转移应力，无法消除整体应力，应力极易集中在焊球等可靠性关键界面。

方案二：制程补偿（动态修正形变）

测量基板全域形貌数据，根据形变特征调整后续制程参数。光刻设备可依据基板弯曲量修正曝光场；芯片贴装设备可根据表面形貌数据偏移贴装坐标。该思路不要求基板绝对平整，而是精准获取基板形貌，在下一道工序提前补偿形变。高密度全域形貌测量是该方案落地的核心，测量不再只是质量抽检环节，而是制程闭环控制的输入数据。

方案三：堆叠与热制程重新设计（行业主流长期方案）

当下行业越来越倾向于该方案：在堆叠结构、热加工流程设计阶段，从力学结构层面降低翘曲，而非后期被动补偿。

1. 减薄硅片：硅片厚度降低后，低热膨胀系数硅片的刚性约束作用减弱，整套堆叠材料的形变平衡更容易调控，成品平整度更高。但减薄硅片会削弱横向导热能力，对于高功耗数据中心芯片属于硬性短板。 Kelly 对此解释：“硅片减薄后，低热膨胀硅片对整体形变的约束作用降低，允许基板产生小幅均匀形变抵消应力。极端减薄方案下，硅片会完全贴合底层基板的形貌。”

2. 定制热加工曲线：优化整套制造流程的升温、保温、降温曲线，让器件在终端工作温度下应力达到平衡，而非仅保证室温状态平整。绝大多数封装装配、检测均在室温环境下完成，但 AI 芯片实际工作温度可达 90~100℃甚至更高。固化、压合、热循环等每道工序都会在堆叠内部残留应力。若提前优化热制程曲线，芯片终端工作升温产生的热膨胀形变，能够抵消前期残留应力，器件实际运行时整体力学状态更均衡。

该方案的短板：经过热制程优化的封装，室温下平整度指标反而会更差，检测台面上甚至无法满足传统弯曲度标准；但器件上机工作升温后，平整度、应力状态反而最优。这直接挑战当下通用封装验收标准：现有标准全部基于室温检测，默认装配阶段越平整，器件性能越好。

随着 AI 芯片功耗持续提升、工作温度不断上涨，行业需要重新审视 “室温平整度” 这一核心检测指标。行业追求的不只是装配线上平整的封装基板，而是器件在实际工作温度、负载条件下，关键区域平整度达标、形变可控。

Kelly 表示：“未来行业会大量研发适配工作温度的应力、形变优化方案。一款封装下线时室温初始应力可能偏高，但升温至 90~100℃工作区间后，整体应力反而会降至最优水平。行业核心目标是优化制造全流程热加工履历，让芯片上机运行时力学状态达到最佳。当然，整套方案必须通过 JEDEC 封装可靠性全温区测试标准。”

上述三类优化方案，全部依赖制程前期高密度全域形貌检测。产线末端单一弯曲度数值仅能判断产品合格 / 失效；而在每道工序交接节点采集的全域形貌图，能够精准定位形变产生工序、追踪形变演变过程，为下一道工序提供补偿依据。

Wooptix 的 Cheung 补充道：“单纯检测平整度无法完整解决客户量产制造缺陷；完善的全域形貌测绘方案能够协助厂商定位各类制程缺陷。当下先进封装结构复杂度持续提升，厂商必须依靠高精度形貌测量解决各类形变难题，全域形貌测绘是最直接有效的手段。”

何为真正意义上的 “合格平整度”

不存在统一固定数值定义 “合格平整度”，合格标准完全由下一道制程工艺决定。即便基板满足基础弯曲度标准，在混合键合工序依旧可能出现缺陷：氧化硅局部形貌、铜层凹陷、微小颗粒、纳米级表面起伏，都会直接影响键合界面结合质量。重布线层制备完成后外观合格的面板，内部累积的残余应力，会在下一次热加工工序引发芯片偏移。室温检测平整的基板，在器件工作温度下可能产生大幅形变，而后者才是真正决定产品可靠性的关键。

行业逐步形成全新思路：评判基板形貌的核心标准，是当前基板形变能否适配后续全部加工工序；同时能否在制程早期，以足够高的采样密度、完整的制程背景完成形貌测量，在下一道工序永久固化形变前完成工艺补偿。行业正在完成核心思路转型：平整度不再是简单的合格 / 不合格检测节点，而是生产控制系统中持续动态监测的形变变量。

封装尺寸持续变大、芯片厚度不断减薄、异质材料堆叠结构愈发复杂，平整度管控失误带来的经济损失急剧上升。单块集成大量芯粒、HBM 存储的面板制造成本高达数万美元，若在制程后期才发现翘曲引发良率崩盘，损失无法挽回。行业整合材料选型、制程设计、高精度形貌测量、仿真模拟，在制程前期完成基板形变管控的需求只会持续提升。