谷歌研发新一代TPU

近日，摩根士丹利最新半导体产业链研报披露，谷歌正在推进新一代TPU芯片研发，项目代号Frozen V2。这款芯片采用颠覆性架构方案，计划将SRAM缓存直接集成在计算硅片之上，以此减少乃至摆脱对台积电CoWoS先进封装技术的依赖，为Gemini大模型打造专属算力硬件。

当前全球高端AI加速芯片普遍采用多裸片封装路线。SRAM作为速率最高的片上缓存，承载大模型运算中高频数据读写任务。主流设计思路将计算单元、SRAM缓存、HBM内存制作成独立裸片，依靠CoWoS封装完成互连。伴随AI算力需求爆发，CoWoS产能持续紧张、交付周期拉长，叠加基板、测试等附加成本持续上涨，成为云厂商算力硬件成本上涨关键因素。与此同时，不同裸片之间的数据传输，会产生不可消除的互连延迟，制约大模型推理吞吐能力。

针对行业现存痛点，谷歌Frozen V2选择单片集成路线。不再区分独立SRAM裸片与计算裸片，直接把大容量SRAM硬化集成在同一片硅片内部，从硬件架构上省去多裸片封装需求。如果方案落地，芯片内部数据交互无需跨裸片传输，理论上可以有效降低数据访问延迟，提升缓存带宽，改善大模型推理能效。

产品定位上，Frozen V2面向谷歌自研Gemini大模型深度定制，优先适配线上推理业务场景。在生成式AI竞争中，推理成本占据云服务商运营开支大头，谷歌试图通过软硬件协同定制，持续压低Token生成成本，提升Gemini服务竞争力。

不过摩根士丹利同时指出，该激进架构存在难以回避的取舍。与通用型AI芯片不同，Frozen V2硬件架构深度绑定特定AI模型结构。一旦Gemini底层网络架构迎来重大革新，芯片需要从头开展重新设计，晶圆制造产线也要同步调整工艺参数，芯片迭代灵活性显著下降。行业内，Taalas此前已经落地同类思路产品，将神经网络参数固化至硅片，同样面临通用性不足的约束。

报告给出时间线预测，Frozen V2有望在2027年开启早期试产，2028年推进大规模量产。供应链维度，研报提及美满电子Marvell或将成为潜在合作方，但所有供应链信息均属于市场推演，谷歌尚未对外披露任何合作名单，项目仍然处于研发阶段，存在调整、延期甚至终止的可能性。

这条技术路线，也折射出头部云厂商算力供应链策略转变。过去数年，CoWoS稀缺性持续加剧，各大企业纷纷寻求降低单一封装方案依赖。一部分企业评估英特尔EMIB-T方案作为备选，而谷歌选择更加极端的单片集成路线，绕开先进封装赛道竞争。

市场持续关注两大变量：一是FrozenV2架构能否顺利完成流片验证，解决良率、功耗难题；二是谷歌后续是否会公开更多芯片规划，进一步调整TPU产品矩阵。

业内工程师也提示技术落地难点。单片同时集成大规模计算阵列与海量SRAM，会显著增大裸片面积，直接推高单颗芯片制造成本；大面积裸片还会带来散热压力、良率下滑等一系列难题，工艺挑战不容小觑。短期来看，该方案大概率仅适用于大型互联网企业自用定制芯片，很难普及到通用AI加速市场。