WAIC 2026一线观察：端侧AI芯片，正在发生什么？

今年的WAIC 2026被云端AI大算力芯片刷屏。然而在大芯片的喧嚣中，端侧AI芯片却也在发生变化。厂商开始思考，如何把更强大的AI能力下放到端侧。而在经历了两年的大模型狂飙后，端侧AI芯片厂商们也在一夜之间集体“升级”：3D堆叠、存算一体、从端侧反攻云端，三大趋势在WAIC 2026的展台上交织成一幅新的产业图景，可能将重新定义AI算力的最终形态。

SoC与协处理器：端侧AI芯片的两种形态

纵观整个WAIC 2026，最直观的感受是：端侧AI芯片正在分裂成两个世界。

一边是SoC（系统级芯片）路线。此芯科技的P1芯片（CP8180）集成了12核CPU、10核GPU和3核自研NPU，整体算力45 TOPS，像一台完整的“AI电脑”被压缩进单颗芯片。这种“全集成”方案的优势在于生态完整：客户可以直接运行Linux或安卓系统（甚至Windows系统），无需额外搭配主控芯片。瑞芯微的RK3588更是端侧的老面孔，从平板到车载座舱，从电视到机器人，这颗搭载6 TOPS NPU的通用SoC已经渗透进AIoT的千行百业。

另一边是端侧协处理器，这是本次WAIC 2026上更为活跃的赛道。包括光羽芯辰的TC1020芯片、后摩智能的漫界M50芯片、瑞芯微的RK1828/1820芯片、微珩科技的扶光LPU、芯动力科技的RPP芯片，它们都不具备独立运行操作系统的能力，而是作为“AI外挂”通过标准接口与主控芯片协同工作。“协处理器不跑操作系统，而是进行AI推理加速。你可以把它当成一个NPU，”瑞芯微的工程师解释，“需要搭配主控来用，RK3588+RK1828是我们的黄金组合。”这种“主控+协处理器”的架构，可以让用户可以在不推翻原有系统的前提下，通过PCIe等接口平滑升级算力。

协处理器的物理形态也越来越多样。PCIe×16插槽（如后摩智能力谋LM5070）、PCIe×4插槽（如后摩智能力谋LM5030）、M.2接口模组（如芯动力科技AzureBlade M.2加速卡）、USB连接、甚至SO-DIMM内存插槽形态。后摩智能展台上甚至展出了一张由两个并排M.2接口连体的双芯架构加速卡形态（后摩智能力擎LQ50 Due M.2卡），其上搭载的两颗M50芯片通过C2C协议互联，这种“可堆叠的小算力”思路，正在重塑端侧AI的硬件形态。在计算架构上也百花齐放，瑞芯微、光羽芯辰、后摩智能押注NPU；算能深耕TPU路线；芯动力科技选择了兼容CUDA生态的GPGPU；微珩科技则布局LPU。

路线分化背的后，是端侧场景对“灵活性”与“算力密度”的不同权衡。瑞芯微的工作人员坦言：“协处理器和主控是解耦的，客户的系统已经开发完了，算力不够，直接插一个协处理器盒子就行，不影响主控业务。” 

3D堆叠“下沉”：端侧芯片的内存墙破了

今年WAIC 2026上，不仅云端芯片开始大规模押注3D堆叠技术路线，端侧AI芯片也不逞多让。3D堆叠这项技术正以意想不到的速度下沉到端侧。

瑞芯微RK1828自称是“业内首颗量产的3D堆叠端侧芯片”，DRAM直接堆叠在NPU上，存储容量可选2.5GB或5GB，理论带宽约1TB/s。现场演示中，搭载RK1828的电视正在将普通片源实时转为3D画面；3B大模型的推理速度超过了100 token/s，而RK3588跑同样模型仅十几token/s，提升接近一个数量级。瑞芯微工程师表示，“3D堆叠对这个影响很大，大模型需要大量的存储搬运，以前的端侧芯片根本跑不动。”光羽芯辰全球首发端侧大算力3D 堆叠近存算低功耗大模型推理芯片TC1000系列。依托自研3D堆叠近存算架构+存算技术+存储分层技术，实现等效带宽10倍跃升、同等算力功耗仅传统方案1/3，硬核性能突破行业天花板：已实现单芯片3B模型300token/s超高速推理，并支持35B规模大模型高性能运行。现在展出的TC 1020芯片，算力达到56 TOPS@INT8，5/10GB存储容量，7B LLM模型解码速度＞200 Token/s，产品功耗仅8-15W。微珩科技虽然产品尚未流片，但已规划扶光Englight-LPU芯片规格，算力达到256TFLOPS，采用3D+2D异构存储架构，其中3D堆叠内存达10~40GB，带宽达到5 TB/s，2D扩展存储8~64GB，带宽达到136 GB/s，单芯片支持200B大模型。

3D堆叠之所以在2026年集体爆发，根本原因在于Transformer推理的带宽瓶颈已被产业界公认。光羽芯辰的技术人员一针见血：“Transformer做推理的时候就是带宽瓶颈，跟算力关系不大。你再快的计算核心，数据搬不过来也是白搭。”不过，3D堆叠并非没有代价，内置DRAM推高了芯片成本，且容量仍有限，5GB对于35B以上的模型依然捉襟见肘。为此，各家纷纷祭出“外挂”策略：光羽芯辰在芯片上预留了LPDDR5接口，可扩展外部内存；瑞芯微则在下一代协处理器上规划了多颗级联功能，多颗芯片连在一起可破百亿参数。一个值得注意的产业共识正在形成：35B参数是端侧Agent的“甜点尺寸”。光羽芯辰的技术人员解释说，“35B往下的做Agent不行，能力不够。35B是现在大家觉得能跑端侧Agent的一个合理尺寸。”

存算一体走出实验室：SRAM、MRAM与“真正的CIM”

如果3D堆叠解决的是“搬得快”，那么存算一体（CIM）追求的就是“不用搬”。在WAIC 2026上，存算一体不再是概念，而是已经流片、甚至量产的技术路线。

后摩智能是国内最激进的实践者。其M50芯片已经量产，采用SRAM做存算一体核心，将运算单元直接嵌入存储阵列中。这并非简单的近存计算（3D堆叠属于此类），而是电路级的存内计算，计算单元直接放在SRAM内部，结果就地存储。“我们是国内第一家做数字存算一体的。”后摩智能的工作人员语气笃定。后摩甚至自定义了一种“bFP16”精度格式，在性能和精度之间寻找新的平衡点。存算一体架构也带来了很高的能效比，“存算一体在推理阶段，尤其是大模型的decoding阶段，能把数据搬运的开销砍掉。”后摩的工作人员解释，“你看我们这颗芯片只有10瓦，就能跑160 TOPS（INT8）。传统GPU的IO成本太高了。”

寒序科技则选择了另一条技术路线：MRAM存算一体。这家由北京大学应用磁学中心孵化的企业，采用三星8nm工艺流片，将MRAM（磁性随机存储器）作为存算介质，SRAM作为缓存。MRAM的优势在于非易失性（掉电不丢数据）。“传统GPU的显存和计算单元是分开的，我们是真正集成在一起。”寒序科技的工作人员强调。

AI NAS：端侧芯片的“最大公约数”

技术和产品的演进，最终都要落地到具体场景。在应用落地上，WAIC 2026给出了一个意想不到的答案：AI NAS。几乎每家端侧芯片厂商的展台上，都能看到AI网络存储设备的身影。此芯科技与美高合作、算能与生态伙伴推出、瑞芯微向绿联/瑞莎供货……AI NAS突然成了端侧AI的“最大公约数”。其背后的原因在于，NAS本身就是本地数据存储中心，加上AI算力后，可以实现本地图片/视频的智能整理、自然语言检索、隐私保护下的AI处理，数据无需上传云端。

AIPC是另一大落地场景。此芯科技P1芯片搭载于联想迷你主机（国补后约2500元），支持20多个智能体同时运行；而且此芯科技还是“全球首家可直接安装标准版Windows ARM系统”的ARM架构SoC厂家，无需微软专门适配。算能、瑞芯微也在信创笔记本领域发力，适配国产操作系统。

具身智能正在打开端侧芯片的想象力天花板。此芯科技与天数智芯合作推出机器人控制器，基于NPU做物体识别与抓取；寒序科技的MRAM芯片获银河通用采用，瞄准机器人赛道。

边界消融：端侧厂商的“上云”之路

WAIC 2026最耐人寻味的趋势，是端侧与云端的边界正在消融。端侧芯片开始以分布式架构上云，组成一台台服务器。

此芯科技从端侧SOC出发，做出了最多可搭载60颗SoC芯片的阵列服务器。据介绍，服务器每部集成60块小板，每块板子上只有一颗P1（CS8180）芯片、48GB（4*12GB）LPDDR5X内存（可选）和一个系统SSD，构成一个“最小计算单元”。整机由一颗BMC处理器统一管理。“传统服务器是一个大的CPU做大的任务，我们这是把它拆开，60个小的各做各的小任务。”此芯科技的技术人员介绍。单颗P1芯片可以跑6-7路王者荣耀或16路抖音，60颗叠加，整机能支持360路游戏并发或900路抖音推流。这意味着端侧芯片正在以分布式架构反攻云端。在云游戏、云手机、安卓云服务器等场景，大量轻量、并发的计算任务不需要单颗昂贵的至强CPU，反而更适合用低成本、低功耗的端侧SoC堆叠处理。此芯科技透露，这类阵列服务器此前多用友商方案，“现在基本全转到我们公司了”。

芯动力科技的GPGPU同样横跨两端，端侧做M.2/PCIe小卡，云端则推出集成了12颗AE7100E芯片的板卡加速卡，兼容CUDA生态。然后再将8张加速卡搭载到高密度服务器中，能支持400B到1.6TB参数的大模型部署，已落地医疗基因测序方案。这种小芯片的分布式架构为端侧芯片上云提供了新解法。

算能则是另一条从边到云路径的典型。这家在边缘侧TPU领域深耕近十年的企业，因2024年遭受制裁一度低调，但WAIC 2026上，其云端产品线已全面回归：搭载4个OAM模组、海光CPU的OpenClaw大龙虾一体机，单机1P算力（FP8）；云端TPU加速卡已迭代至第二代，第三代即将发布；全球最早的服务器级RISC-V处理器也在山东大学集群落地。“我们是边侧起家，但云端和边端都会去打。”算能工作人员表示。在大模型风口下，云端算力的需求显然比端侧更为旺盛，这也是端侧厂商不得不向上延伸的根本原因。

这个时代的特征不再是单纯比拼TOPS数字，而是架构创新（3D堆叠、存算一体）、形态创新（协处理器的标准化接口）、场景创新（端云边融合）的系统竞争。3D堆叠证明端侧可以跑大模型，存算一体证明低功耗可以支撑高算力，60颗SoC阵列证明端侧芯片也能做云端的事。当然，挑战依然真实：DRAM涨价压缩利润、先进制程代工受限、杀手级应用仍在培育、生态适配远未完善。