从汽车到机器人，物理AI为何走向技术复用？

过去几年，人工智能的发展重心主要集中在大模型和数据中心，而随着AI逐渐进入汽车、人形机器人、工业设备等现实世界，行业开始进入Physical AI时代。相比云端AI，这类应用不仅需要更高的计算能力，还要求系统具备实时响应、低延迟、高可靠性以及长期稳定运行等能力。

有意思的是，虽然汽车、机器人、工业设备等终端形态各不相同，但它们对于芯片平台的核心需求却越来越相似。这也让半导体行业开始重新思考一个问题：是否能够让已经成熟的技术架构跨行业复用，而不是针对每一种应用重新设计一套方案？围绕这一思路，技术可移植性（Portability）正成为Physical AI发展的重要方向。

从单点突破走向协同开发

技术可移植性，也就是技术复用，它的前提条件是底层技术能够应用到多个场景。

随着先进制程不断演进，芯片尺寸越来越接近光刻曝光区域的物理极限。由于单次曝光面积受到光罩（Reticle）尺寸限制，大规模SoC设计面临越来越明显的面积约束。过去，行业主要通过Chiplet架构将系统拆分成多个小芯片来解决这一问题。

如今，光罩拼接（Reticle Stitching）这一技术开始逐步受到关注。光罩拼接通过将相邻曝光区域拼接在一起，使一个芯片跨越多个曝光区域制造，从而突破传统光罩尺寸限制。不过，这种方式也带来了新的挑战。由于拼接区域位于芯片内部，曝光边缘产生的图形畸变会直接影响器件性能，因此需要更加复杂的光刻优化。

为了解决这一问题，原本主要应用于先进制程关键曝光层的逆向光刻技术（ILT）开始被应用到光罩拼接优化中，并结合光学邻近效应校正（OPC），改善拼接区域的成像质量。

为了解决这一问题，原本主要应用于先进制程关键曝光层的逆向光刻技术开始被应用到光罩拼接优化中，并结合光学邻近效应校正（OPC），改善拼接区域的成像质量。

与此同时，进入5nm甚至更先进制程后，芯片制造各个环节之间的耦合越来越紧密。材料、键合、减薄、CMP以及封装等工艺已经很难单独优化，而是需要放在完整流程中协同验证。因此，越来越多企业开始采用联合开发模式，在整个制造流程中共同优化材料、工艺和封装，以提升整体制造稳定性，加快先进工艺落地。

汽车成为物理 AI的重要实践平台

如果说先进制造解决的是”如何把芯片造出来”，那么汽车行业则正在回答另一个问题，即如何把复杂AI系统真正应用到现实世界。

在汽车电子架构方面，越来越多的车企开始重新定义整车电子系统。以Rivian为例，其第一代自动驾驶处理器RAP1采用台积电5nm工艺制造，并集成三组HBM高带宽存储。同时，公司几乎将同一套硬件平台应用于SUV、皮卡以及物流配送车等不同车型，仅根据车型需求拆分为不同数量的区域化PCB（Zonal PCB），实现平台复用。

相比传统汽车依赖40至100个电子控制单元（ECU）分别负责不同功能，Rivian则将整车视为一台大型网络计算机，自主设计绝大多数电子系统，以减少硬件复杂度，提高软件开发效率。

随着智能驾驶不断升级，汽车对于先进封装的需求也将进一步提升。未来，集成SoC、HBM以及电源管理芯片的多芯片模块预计将在汽车领域越来越普遍，而实时性、低延迟和确定性，也将成为物理 AI平台的基础能力。

业内预计，到2030年，汽车整车物料成本中约一半将来自电子系统，这也意味着芯片和软件正在成为智能汽车最重要的组成部分之一。

汽车经验开始扩展到机器人

这种技术复用的思路，并没有仅停留在汽车行业。在人形机器人快速发展的背景下，越来越多企业希望直接借鉴汽车电子已经积累的经验，而不是重新构建一套计算平台。

机器人同样需要完成环境感知、路径规划、运动控制以及决策执行等任务，本质上也是一个高度实时、多传感器融合的AI系统。因此，机器人开发者更加关注平台的一致性、开放性和可扩展性，而不仅仅是峰值算力。

为了满足实时控制需求，大量来自视觉、音频、电机以及惯性传感器的数据，通常需要先在本地完成编码、过滤和预处理，仅将必要的信息发送至中央计算平台。这种架构能够显著降低数据传输压力，提高整体响应速度，更适合复杂物理 AI系统的实时运行。

对于机器人厂商而言，如果每一种产品都需要重新开发计算平台，不仅研发成本高昂，也难以快速实现规模化。因此，能够跨产品、跨行业复用的底层架构，正在成为越来越重要的发展方向。

Chiplet正在成为跨行业的共同底座

正是在这样的背景下，imec宣布将2024年启动的Automotive Chiplet Program（ACP）进一步扩展为Autonomous Edge Chiplet Program（AECP），希望将汽车领域积累的Chiplet经验推广到更多自主边缘AI应用。

这一计划背后的逻辑并不复杂。虽然汽车、人形机器人以及其他边缘AI设备在应用场景上存在差异，但它们面临的核心挑战却高度一致，包括计算能力、AI推理、存储、安全性以及系统可扩展性。

真正发生变化的，更多是I/O接口、传感器类型以及各行业不同的应用规范，而底层Chiplet架构则具备较强的通用性。

基于这一思路，AECP计划在未来一年内完成一套面向边缘AI应用的Chiplet参考平台建设，重点提升不同厂商Chiplet之间的互操作能力，并推动硬件与软件协同设计，加快产品开发和产业化进程。