一文厘清台积电、英特尔封装技术差距

近期业内消息称，台积电部分客户将自家晶圆送至英特尔完成封装。外界不禁疑惑背后原因：是定价更有竞争力？产能更充足？还是为了供应链多元化？

针对这一问题，在投资者电话会上魏哲家回应称，“我先说明一点：目前我们的先进封装产能极度紧张，已经限制了客户业务扩张。市场能多一层封装方案选择，其实对行业是好事，也能助力台积电前段晶圆代工业务增长——晶圆代工才是台积电营收的核心板块。据媒体报道，英特尔这项技术本身性能表现不错。我们乐见他们取得成功，分担一部分台积电的封装订单压力。现阶段我们也在全力扩产，缩小市场需求与现有产能之间的缺口。正如我刚才所说，我们十分欢迎市场出现更多备选方案，给客户提供更灵活的封装选择。”

那么台积电CoWoS与英特尔EMIB到底有哪些差异呢？台积电CoWoS、英特尔EMIB均为先进封装平台，初衷是突破单片系统级芯片（SoC）微缩带来的成本与物理性能瓶颈。两项技术都可在单一封装内完成逻辑芯片、内存与专用芯粒的异构集成，但二者底层互连架构截然不同。CoWoS一般在裸片下方构建一整片高密度互连平面；EMIB则仅在相邻芯片需要高速密集通信的区域嵌入小型硅桥。这种架构底层差异，直接导致二者在带宽分配、封装尺寸拓展、成本、散热表现、设计流程上各有优劣。

台积电CoWoS全称Chip-on-Wafer-on-Substrate，隶属于台积电3D Fabric先进封装技术矩阵，广泛用于高性能计算与AI处理器。其中，CoWoS-S：逻辑裸片、高带宽内存（HBM）堆叠芯片贴装在无源硅中介层上，中介层内置细间距布线与硅通孔（TSV），中介层整体再贴合至有机封装基板。由于有源裸片下方几乎整片区域都可布设高密度走线，CoWoS-S能支持超宽并行接口、信号路径可控、裸片间互连规模庞大。台积电资料显示，CoWoS-S可搭载最大约3.3倍光罩面积、2700平方毫米的中介层；CoWoS-L、CoWoS-R则可支撑更大尺寸系统封装。

CoWoS并非只有单一种硅中介层工艺，完整CoWoS家族包含三条技术路线，CoWoS-R用多层再分布层（RDL）中介层替代整块大尺寸硅中介层，降低对整片硅中介片的依赖；CoWoS-L结合再分布层中介层，仅在布线密度需求更高的区域增设局部硅互连结构。

设计师可根据需求，在布线密度、封装尺寸、成本、制造难度之间灵活取舍。如果仅拿EMIB对标CoWoS-S，会低估台积电架构的灵活度；尤其是CoWoS-L采用局部硅结构，和基于硅桥的封装思路有部分重合。CoWoS-R、CoWoS-L均已于2024年前/2024年内进入量产阶段。

英特尔EMIB嵌入式多芯片互连桥是将微型无源硅桥内嵌在有机封装基板内部的技术。微型凸块将相邻裸片边缘与硅桥上细间距布线相连，其余低带宽信号则依靠基板常规走线传输。EMIB无需整片覆盖封装的硅中介层与配套硅通孔。英特尔将该技术定位为逻辑-逻辑、逻辑-HBM集成方案，2017年起已实现大规模量产。

迭代版本包含EMIB-M，内置金属-绝缘层-金属电容结构；EMIB-T，在硅桥上增设硅通孔，强化垂直互连与供电能力。

在电气性能方面，CoWoS-S拥有最均匀的全域高密度布线环境。大尺寸中介层可在中央加速芯片、多组HBM堆叠、各类附加芯粒之间布设上万条短距离互连，无需将高速链路局限在裸片对接硅桥的边缘。当封装大面积都需要密集互连时，该优势尤为突出；整片连续中介层也方便设计师在有源器件附近集成供电线路与去耦电容。

而EMIB，若高速通信仅集中在相邻芯片局部区域，硅材料利用率更高。无需为无精细布线需求的区域配套整片中介层，节省硅片成本。但复杂芯片拓扑需要布设多座硅桥，对芯粒布局规划要求严苛，非相邻芯片之间还要额外依托有机基板走线；封装架构必须精准匹配硅桥、裸片边缘与接口位置。

工艺、机械与制造成本方面，EMIB舍弃整片硅中介层可减少原材料消耗、简化部分晶圆制程，适配对应设计方案时，具备潜在成本与良率优势。但内嵌、研磨整平、精准对位硅桥会大幅提升有机基板的制造难度。CoWoS-S需要制作大面积超薄硅中介层，中介层加工、转运、翘曲控制、合格裸片组装都会增加工艺复杂度；但标准化整片中介层带来成熟、可预期的布线开发平台。CoWoS-R、CoWoS-L则旨在缓解全尺寸硅中介层带来的尺寸、成本、量产限制。

散热表现，两种架构都无法从根源解决散热难题：高功耗逻辑芯片与HBM堆叠紧密排布，热耦合效应加剧、局部热密度飙升。CoWoS可集成大规模逻辑与内存阵列，但中介层、封装尺寸扩大后，封装翘曲、供电、散热管控难度同步上升；EMIB裸片摆放自由度更高，且无整片连续硅层，但散热性能核心仍取决于芯片功耗、芯片间距、均热片设计、封装材料与整机散热系统。

3D垂直集成拓展，两项技术均可搭配垂直堆叠工艺：英特尔将EMIB与Foveros裸片堆叠结合，打造EMIB 3.5D系统，同时实现多颗芯粒水平互连与垂直堆叠；台积电可将CoWoS搭配自有SoIC晶圆堆叠平台。设计师可利用垂直堆叠布置缓存、逻辑或专用功能模块，再通过CoWoS/EMIB完成封装层的水平高速互连。

实际项目选型看互连拓扑结构，而非简单的性能高低对比。CoWoS-S适配需求：系统需要大面积、连续、超高密度互连网络，尤其是加速芯片与多组HBM之间海量高速互联场景；CoWoS-R、CoWoS-L面向更大尺寸、成本敏感型产品，延续高密度互连思路；EMIB适配高带宽链路仅集中在裸片局部边界，厂商追求高硅利用率、模块化设计、省去整片中介层。

总体而言，CoWoS以整片中介层为核心搭建系统互连基底；EMIB以内嵌于有机基板的局部硅桥为核心。二者孰优孰劣，不能单看封装布线密度，还要综合接口带宽、通信拓扑、封装外形尺寸、供电方案、散热上限、组装良率、设计工具配套、产能供给、整体系统成本多重维度判断。