攻克HBM发热难题，超低功耗微型接收器问世

韩国科研团队研发出一项新技术，能够在提升高带宽内存（HBM）数据传输速率的同时，降低功耗。延世大学 Park Kwan-seo 教授团队，成功开发出适配 HBM 的超低功耗、超小型实时接收器技术。接收器是接收外部传输数据信号，并精准判别 0、1 数字信号的电路，可检测内存半导体内部可能出现的信号偏移（Skew）、相位失真现象，自动修正误差，保障数据传输顺畅。

该技术已于 2026 年初在国际固态电路峰会（ISSCC 2026）上发布，未来有望搭载于下一代 HBM 接口，为稳定数据传输提供支撑。

信号偏移，指内存各数据通道（Lane）的信号无法同步抵达；相位代表数据信号与读取信号的基准时钟之间相对时间关系（时序）；相位失真则是时序持续偏移、错乱的现象。半导体运行过程中温度、电压波动是问题根源，会引发比特错误（bit Error），出现将 0 信号误判为 1 等故障。

内存通道数量越多，信号偏移、相位失真等问题就越突出。相比普通内存，HBM 的数据输入输出（I/O）通道（内存总线）数量大幅增加。以 HBM4 为例，I/O 引脚多达 2048 个，而常规 DDR5 内存单通道仅 32 个左右。这是因为 AI 运算需要超大带宽来实现高速数据处理，内存带宽由内存总线数量与运行时钟频率共同决定。

该团队研发的实时接收器，单颗 HBM 数据 I/O 引脚传输速率可达 14 吉比特每秒（Gbps）。基于 28 纳米半导体工艺，每处理 1 比特数据仅消耗 0.163 皮焦耳（pJ）电能，功耗极低。

电路面积仅 0.00547 平方毫米，适配空间紧凑的高密度内存产品，同时检测精度实现大幅提升。核心得益于团队将时间窗口式相位检测器（TWPD:Time Window based Phase Detector） 与后台电压偏移（Offset）自校正两项技术有机融合。

TWPD 是轻量化时序传感器：在两组基准时钟之间搭建存在微小时差的电流通路，完成实际信号电荷检测；整体结构简单，功耗更低。后台偏移校正技术依托算法对比分析连续两次采样结果，可分离解析相位信息与偏移信息；以往传统方案中两类信息相互混杂，难以拆分处理。

有线通信领域虽早已具备实时接收相位追踪技术，但传统方案功耗高、电路面积大，无法适配 HBM 使用。

现有 HBM 配套接收器普遍采用 “开机校准” 模式：仅在内存或系统上电时一次性完成时序校准。芯片运行后若产生相位失真，需要完全中断数据传输，重新执行全套时序校准（重校准），该模式会打断高速数据流，造成带宽浪费。

Park Kwan-seo 教授表示：“当前 HBM 采用 2048 通道超高密度二维堆叠结构，芯片内部空间有限，无法为每一条通道单独配置实时接收器。预计该接收器商用落地时，会采用每 32 条通道集成一组接收器的高效集成方案。” 后续还将同步开展芯片配套架构设计与产业化落地研究，为该方案落地提供技术支撑。