AI重构芯片设计，卡在哪里？

毋庸置疑，AI几乎重塑了各行各业。近日多位业内人士探讨了AI将如何重塑芯片设计流程、AI落地的核心场景、智能AI代理的管理机制与权责监督体系。

参与讨论的嘉宾包括ChipAgents全球客户成功副总裁Cindy Cui、Silvaco首席执行官Wally Rhines、Moores Lab AI首席执行官Shelly Henry、Breker Verification Systems首席执行官Dave Kelf、Verific AI研发负责人Vince Wong、Silimate首席执行官Ann Wu。

嘉宾从左至右：Breker Kelf、Silvaco Rhines、Verific Wong、Moores Lab AI Henry、Silimate Wu、ChipAgents Cui

提问：当前AI芯片行业存在两大核心痛点。第一，芯片的落地场景与算力负载难以精准预判；第二，自主智能AI代理能力越强，工程师越难判定设计结果是否存在错误。各位目前观察到哪些行业现状？

Kelf（Breker）：大模型幻觉等问题客观存在，所有AI输出内容都必须二次复核，我们当下的工作流程本就包含设计链路与配套验证链路双重校验。核心难点在于，我们需要在现有流程中新增校验机制，保障整套流程稳定运行；同时还要构建配套能力，实现100%结果可靠，这一目标实现难度极大。

Henry（Moores Lab AI）：目前OpenAI、Anthropic等厂商推出的通用大模型与智能代理框架，并非针对半导体行业定制开发，行业存在明显技术缺口。AI产出的设计方案是否合规，仍需半导体专业知识人工判定。或许五年后专用AI代理可自主完成校验，但现阶段技术尚未成熟，必须依靠具备芯片业务认知与实操经验的人员全程监督。

Cui（ChipAgents）：行业距离“一键完成流片”还有很长距离。若完全交由AI独立掌控整片芯片或系统的全流程设计，权责划分将成为巨大难题，存在极高项目风险。现阶段仍需要工程师人工完成方案取舍、关键证据核验，做出专业判断；长期来看，我们有望实现全流程自动化并顺利完成流片，这是发展方向之一。另一关键议题是新一代工程师人才培养。如果AI工具彻底沦为黑盒解决方案，虽短期能提升产能，但未来会进一步加剧行业人才断层。我们必须持续沉淀工程专业能力，才能引领行业长期发展。

提问：各大头部芯片企业均提出，要摆脱人工全程介入的模式，打造一键式自动化技术。这种思路相当于把人工监督环节后置，会带来哪些行业影响？

Kelf（Breker）：完全脱离人工监督的自动化不可能实现。EDA行业多年来始终存在一个痛点：使用工具的工程师必须理解底层原理。早年高层次综合工具落地时，行业就出现过同类问题：通过SystemC高层模型一键生成门级电路，工程师无法理解时序生成逻辑、底层运算原理，导致工具普及进程缓慢。时至今日该工具才逐步落地，前后耗费数十年。因此AI设计流程不能做成黑盒，必须具备高透明度。工程师需要清晰看懂工具输出结果的底层生成逻辑，只有理解原理，才会愿意落地使用、建立信任，最终保障输出结果准确可靠。

Rhines（Silvaco）：高层次综合工具当年能够落地并收获大量客户，核心优势是大幅拓宽了可探索的方案空间。C语言综合运算速度相较传统RTL综合提升千倍，设计师得以快速遍历海量架构方案。行业厂商大多仅用其开发数据通路，控制逻辑仍采用传统方案，这也是大量知名企业批量采购该工具的核心原因。AI工具的作用与之高度相似：它能够大幅拓宽方案探索范围，在项目早期快速筛选最优可行架构。

提问：高层次综合工具面向全行业通用，解决多家企业共性需求；但当下AI芯片工具高度定制化，行业无成熟参考案例，仅大厂具备规模效应。这种差异化发展会带来哪些行业变化？

Rhines（Silvaco）：定制化设计与定制化软件是行业重大机遇，将为全产业链企业带来可观营收。过去数十年行业迭代均遵循标准化路线：IBM大型机360系列、DEC小型机VAX、PC端8086处理器均是标准化产物。此前我曾认为英伟达会延续标准化路线，但英伟达后续公开表示，各类推理算法需要完全差异化的芯片架构，为此收购Groq补齐技术能力。AI应用对算力、功耗的极致要求，彻底颠覆通用处理器逻辑，差异化定制架构持续增多，对于EDA行业而言是重大利好。

Wu（Silimate）：这一现象符合杰文斯悖论：专用芯片能够精准匹配特定算力负载。各大云厂商落地的垂直定制化技术，未来有望下沉普及，开放给更多中小型企业。该趋势衍生两大核心问题：第一，行业工程师需求分化。不同企业战略选择截然不同：部分企业选择精简人员，仅保留架构师与核心决策人员；另一部分企业依托AI释放的资源，承接更多高难度新项目，布局过去无法落地的业务；还有企业效仿苹果、亚马逊、Meta，自研垂直定制化芯片适配自身业务。第二，人才权责体系不会消失。芯片流片必须明确责任归属，团队、工程师、项目负责人需要对单一模块、子系统乃至整片芯片全权负责，一旦出现故障需承担对应责任。工程师的专业直觉是保障质量的核心，而直觉来源于长期实操积累，这也决定AI工具不能做成完全不可见的黑盒。

提问：当前通用工具是否具备足够通用性，支撑全行业落地使用？

Cui（ChipAgents）：我深耕传统EDA行业多年，如今投身AI初创赛道，发现定制化解决方案的开发模式已完全重构。大量工程师转型AI原生研发团队，年轻一代工程师可依托通用AI工具快速编写代码。以ChipAgents为例，我们每周迭代新版本；传统EDA工具迭代周期长达半年至一年。迭代速度优势让我们能够落地更多定制化方案。所有AI初创企业都在攻坚突破性技术，必须打造差异化产品，才能推出独家、创新的解决方案，这也是行业专用化发展的长期方向。AI工具可以持续迭代扩容，但无法做成适配全芯片设计场景的通用标准化工具。

提问：EDA行业长期以研发通用工具、适配多品类芯片设计为核心，AI定制化路线是否会彻底颠覆行业底层逻辑？

Kelf（Breker）：定制与通用本就是共存关系，并非全新变化。当下芯片内部架构分层清晰：处理器内核高度标准化，各类IP核通用化，大型SoC中2-4颗AI加速器则采用定制架构。标准化赛道仍会持续扩张，这一格局不会改变。

提问：如今芯粒技术、三维堆叠带来大量全新物理设计难题，传统EDA工具并未覆盖相关需求，行业如何应对？

Kelf（Breker）：EDA行业技术迭代从未停止，过往各类新工艺挑战均顺利落地，AI也将助力解决三维堆叠、芯粒配套设计难题。

Henry（Moores Lab AI）：我主导过18款芯片研发，见过三种完全不同的企业研发模式：第一种是Arm模式，芯片面向全球通用场景，无法预判终端负载，因此采用全量覆盖式验证方案，搭配全品类仿真器完成测试，保障交付后无兼容问题，属于极致保守路线；第二种是微软服务器芯片模式，团队自研芯片，配套软件体系内部打通，即便芯片存在缺陷，软件团队可通过补丁优化规避故障，属于折中路线；第三种是谷歌模式，不看重传统功能覆盖率，代码完成后直接上FPGA验证，功能达标即启动流片，属于极致轻量化路线。行业会有越来越多企业效仿谷歌模式，高度定制化需求将倒逼全新工具诞生。

Wong（Verific）：现有工具硬件底座完全够用，核心在于用好AI作为核心驱动，创新工具使用模式。AI可内嵌于工具内部，也可独立调度控制整套工具，后者是更优方案：工具内置AI会存在功能限制，独立调度模式可随时替换升级最新大模型，三个月即可完成一轮免费算法迭代。工具本身持续迭代，叠加AI能力加持，足以覆盖三维堆叠、芯粒、HBM芯片等全部设计需求。

提问：若AI输出方案出现偏差，我们该如何及时识别？行业是否会出现层级化AI代理体系，由高阶超级代理监督底层执行代理？

Henry（Moores Lab AI）：芯片流片失败，我们自然能发现AI方案存在缺陷。

提问：故障往往无法在早期暴露，事后才会显现，该如何规避？

Wu（Silimate）：这也是确定性签核工具、标准化验证流程不可替代的核心原因。

Kelf（Breker）：未来必须搭建多重自校验流程。当下我们拥有独立设计验证链路，后续校验体系会更加复杂，大概率会采用超级代理监督底层执行代理的层级架构。

Rhines（Silvaco）：行业还会衍生多随机代理共识校验机制：多套独立AI代理交叉评审方案形成统一结论；或是部署独立验证代理，不受原始输入数据干扰，输出中立评审意见。多元校验手段可规避单一AI偏见。但最棘手的故障往往到项目后期、甚至芯片量产交付后才暴露，这类隐患很难提前排查。

提问：未来工程师需要掌握哪些核心技能才能适配行业变化？五年后芯片设计与验证人才市场会呈现怎样格局？

Henry（Moores Lab AI）：这一变革可类比90年代末、2000年初计算机普及浪潮。过去会计依靠手工账本记账，如今全部使用电子表格，但会计岗位并未消失；只有拒绝拥抱数字化工具的从业者被市场淘汰。同理，只要工程师能够借助AI提升产出效率，岗位需求不会缩减；固守传统手工流程、排斥AI工具的人员会被行业淘汰。

Kelf（Breker）：但我存在一点顾虑：我们内部已用AI完成大量基础底层代码编写，而这类基础开发工作正是应届生入职后的核心工作。新人岗位压力会显著提升，必须学会借助AI工具完成基础开发。行业长期依赖应届生完成底层技术积累，如果新人成长通道受阻，会造成严重人才断层，这是行业亟待重视的风险。

Wu（Silimate）：全面拥抱AI是大势所趋，但存在客观短板：当前AI模型存在幻觉问题，输出内容对错混杂。目前适配AI流程、产出优质成果的团队，核心核心能力是辨别判断能力，依托行业洞察力与创新思维筛选有效信息。优秀从业者即便面对不完全准确的AI输出，也能提炼有效设计思路、过滤无效干扰信息，高效完成设计工作。未来随着大模型精准度持续提升，辨别门槛会小幅下降；但模型本身具备随机性，依托经验、直觉分辨方案优劣的能力，长期仍是工程师核心竞争力。

Rhines（Silvaco）：也可能出现相反的人才迭代趋势：AI会替代基础重复性工作，例如文档编写、测试用例开发等应届生入门任务。回望Verilog、VHDL语言普及初期，资深设计师曾质疑新一代工程师不懂晶体管底层原理，只会写软件代码。但事实证明，应届生、二三十岁青年学习硬件描述语言速度最快；四五十岁资深从业者不愿接受新技术，最终被行业淘汰。因此被替代的未必是新人，而是拒绝迭代学习的资深工程师。

Kelf（Breker）：在校毕业生不应抵触AI技术，主动学习AI工具、探索AI与芯片设计结合方式，才能跟上行业发展节奏。