英伟达Rosa CPU将采用台积电A16工艺

英伟达正拓展AI服务器平台布局，业务覆盖范围从GPU延伸至CPU，旗下新一代Rosa CPU成为核心发力方向。据报道，Rosa CPU或将采用台积电2纳米级工艺，甚至有望搭载台积电A16工艺——该工艺搭载背面供电技术。半导体调研机构ICSmart表示，搭载Rosa CPU与Feynman GPU的数据中心平台计划2028年推出；面向消费级PC的Rosa Feynman Spark平台则定于2030年跟进发布。

Rosa或将采用台积电A16工艺

报道指出，台积电A16工艺的芯片密度较N2P工艺最高提升1.1倍。其核心技术突破为搭载Super Power Rail（SPR）超供电轨背面供电技术，将供电线路转移至晶圆背面。该技术可提升供电效率、降低电压压降，同时释放晶圆正面布线空间用于信号互联。报道补充称，若Rosa最终落地A16工艺，背面供电技术的应用场景将从GPU、专用集成电路（ASIC）拓展至CPU领域，此举也将对整条半导体供应链产生深远影响。

业内人士观点表示，2纳米制程的化学机械抛光（CMP）工序步骤，已较7纳米制程翻倍有余。若导入背面供电方案，相较传统2纳米工艺，CMP相关耗材需求将再提升15%至20%。该技术还将带动承载片晶圆需求上涨，承载片晶圆平均售价（ASP）是再生晶圆的四倍以上。

Rosa CPU规格与架构

除有望采用A16工艺外，Rosa CPU还将迎来大幅架构升级。英伟达官方透露，面向智能自主AI的Rosa CPU将搭载自研Rigel内核，基于Arm v9.2指令集打造。对比Vera CPU所用的Olympus内核，Rigel内核可在同等芯片面积下实现更高单核性能，核心升级点包括指令分发优化、更大二级缓存、更高效内存管理机制。

ICSmart补充，英伟达尚未披露Rosa CPU确切内核数量与每时钟周期指令数（IPC）提升幅度，但市场预期该芯片将搭载不少于128颗Rigel内核，IPC性能提升幅度或超50%。

与此同时，英伟达已为VeraCPU平台锁定首批客户。AI初创企业Perplexity近期确认将采购英伟达Vera CPU，但未透露具体采购数量。英伟达官方也披露，OpenAI、Anthropic与甲骨文均计划采用其Vera CPU。英伟达GPU与CPU均高度依赖台积电代工。业内分析人士认为，Vera CPU落地普及将推高英伟达向台积电下达的晶圆订单，进一步拉动先进制程产能需求。

Vera CPU的核心配置

NVIDIA Vera属于面向大规模场景的极致单线程CPU，从底层架构专为智能体循环任务打造，承担模型调用间隙的全部运算工作：智能体调用工具、处理数据、运行代码、校验结果等流程均由其承载。

Vera的核心是英伟达自研OlympusCPU内核，其每周期指令执行数（IPC）较NVIDIA Grace提升50%。这一优势对智能体运算至关重要：绝大多数智能体步骤存在强串行依赖，工具调用、代码执行、测试运行、数据处理等环节必须全部完成，模型才能基于结果发起下一轮运算。更快的内核能够大幅加速整套循环流程。

Vera搭配高速内核，最高支持1.2TB/s带宽的LPDDR5X内存，内存功耗控制在40瓦以内；采用单片完整计算晶圆，搭配3.4TB/s的内核互联带宽（是其他数据中心CPU的3倍），持续为运行内核供给数据，数据传输时延可控。88颗内核均可完整享用芯片全部内存性能，不会出现性能瓶颈拖慢单核速度。

最终实现更快的智能体循环。在模拟智能体满载运算场景下，Vera可持续单核性能达到传统x86架构CPU的1.8倍。该性能优势会在工具调用、代码运行、数据处理、结果校验全流程持续叠加，帮助AI工厂充分盘活现有GPU资源，承接更多智能体运算任务。

AI企业Perplexity针对自身日常智能体业务完成实测：模拟真实代码工作流，包括代码仓库克隆、沙盒环境批量测试，Vera完成整套流程速度是x86CPU的1.5倍，并发启动沙盒环境的速度最高提升1.9倍。

智能体的运行离不开数据，需要持续查询、提取、筛选、流转信息，Vera处理这类CPU侧数据业务同样具备显著优势。英伟达合作厂商实测：搭配Starburst进行大规模SQL分析，运算速度提升3倍；搭配Redpanda处理实时数据流，业务时延最高降低六倍，两项测试均对标主流x86服务器CPU。

智能体的业务类型十分多元：调用工具、沙盒运行、海量数据处理、业务请求响应、强化学习模型训练，全部业务都依托同一套核心性能优势运行。单颗Vera即可承载全品类运算，无需针对不同业务搭配多款专用CPU。同时，NVIDIA Vera Rubin平台搭载GPU所配套的CPU、NVIDIA BlueField-4 STX存储处理器均采用同款Vera架构，整套AI工厂可统一架构、统一开发工具链。