400层NAND，开启竞速赛

SK海力士计划在今年年底实现375层NAND闪存量产，在此背景下，400层技术门槛愈发被视作先进NAND堆叠技术的重要前沿领域。三星电子已于2024年4月启动286层NAND量产，该产品至今仍是其最先进的商用闪存。铠侠则持续推进2023年研发完成的218层NAND商业化落地。

尽管各家路线不同，存储巨头们均在探索差异化的NAND堆叠技术。它们不再单纯追求层数提升，同时还通过架构与工艺的持续迭代优化产品性能。那么，我们一起来看看各家400层级NAND技术路线图及核心技术。

三星电子：V10 NAND采用晶圆键合与低温刻蚀技术

NAND闪存容量随堆叠层数增加而提升，堆叠高度也成为核心性能指标之一。三星电子现阶段主力商用产品仍为286层NAND，该企业跳过中间迭代节点，直接发力400层V10 NAND。

新一代NAND将搭载多项全新技术。400层架构需要制作更深的沟道孔，这也是研发中的一大难点。据悉三星电子计划引入低温刻蚀工艺，目前设备供应商的筛选工作已进入收尾阶段。三星电子还将在NAND产线中落地晶圆对晶圆（W2W）键合技术：将存储单元阵列与外围电路分别制作在不同晶圆上，再进行键合集成，以此大幅提升集成度与产品性能。

此外，V10 NAND还将采用全新激光切割工艺完成晶圆精密切割。该技术可减少粉尘产生，降低对精细电路的影响，同步提升闪存性能与生产良率。

业内消息称，三星电子原计划在2026年上半年建成V10产线，并于下半年启动量产。但截至今年5月，相关设备采购订单尚未正式下达。

SK海力士：375层NAND引入钼材料

SK海力士最初将375层NAND定位为400层级产品，受高层数堆叠的工艺难度影响，最终下调了技术目标。375层架构的一大核心改动，是控制各存储单元层的金属栅极（字线）部分材料，由传统钨材质替换为钼。随着堆叠层数增加，互连结构尺寸不断缩小，钨的电阻会随之升高，进而拖慢信号传输速度。而钼在精细字线结构中电阻更低，能够加快信号传输，提升读写性能。

三星电子早在第九代286层NAND中就率先将钼应用于金属布线，如今正逐步扩大该材料在各工艺环节的使用范围。不过这项工艺门槛较高：钼前驱体在常温下为固态，生产过程需要精准控温，并配套稳定的物料输送系统。

铠侠：CBA架构与读取性能优化

随着堆叠技术研发难度陡增，铠侠不再单纯以层数作为竞争焦点，而是将键合技术打造为下一代NAND的核心差异化优势。

铠侠的BiCS10架构采用332层堆叠，相较218层产品，单位面积存储密度提升59%，数据传输速度提升33%。该产品计划于2026年夏季送样。

性能提升主要依托CMOS阵列直连键合（CBA）架构。这项技术对晶圆对位精度和互连集成能力要求极高，但能有效提升运行效率。日经新闻称，搭载该架构的NAND读写速度，比同类竞品高出20%至30%。

CBA技术同样将存储单元与外围电路分置在不同晶圆上再完成键合，以此优化布局、提升存储密度。其技术思路与三星电子的晶圆对晶圆键合大体相近，而铠侠自218层产品开始，就将CBA列为NAND路线图中的核心技术。相关测试数据显示，BiCS10的读取延迟缩短4微秒，读取功耗降低29%，每GB功耗从约100毫焦降至75毫焦左右。

性能优化的关键，在于对连续读取状态下非选中字线的运行逻辑改进。在332层超高堆叠结构中，反复将长字线链路从低电位充电至读取电位，是造成延迟与功耗损耗的主要原因。

铠侠并未在每个工作周期内将字线电压在高低电位间完全充放电，而是仅将电压降至中间区间，再回升至工作电位。这套方案有效减小电压摆幅，大幅提升高层数NAND的运行效率。

整体来看，整个NAND行业向400层技术迈进的过程中，3D NAND的研发思路正在发生根本性转变。堆叠层数不再是衡量技术水平的唯一标准，钼材料应用、先进键合架构等创新技术，已然成为拉动性能升级的关键转折点。