台积电美国封装厂，2029年启用

台积电全球业务资深副总经理暨副共同营运长张晓强表示台积电计划在2029年前于亚利桑那州启用一座芯片封装厂。在AI芯片需求爆发下，台积电于2026年北美技术论坛同步释出CoWoS与3D堆叠升级蓝图，封装地位由辅助跃升为系统核心。

为满足AI对单一封装内更高运算密度与高带宽记忆体（HBM）整合需求，台积电正持续扩大CoWoS技术规模。目前已量产5.5倍光罩尺寸版本，未来将进一步推进至14倍光罩尺寸，预计2028年生产；该等级封装可整合约10颗大型运算晶粒与20颗HBM堆叠，大幅提升系统整体效能。后续更规划于2029年推出超过14倍光罩尺寸版本，并与同年登场、达40倍光罩尺寸的系统级晶圆（SoW-X）技术互补，迈向晶圆级AI系统整合。

在3D芯片堆叠方面，台积电持续深化系统整合芯片TSMC-SoIC技术，规划于2029年导入A14对A14的3D堆叠方案。相较于现行N2 SoIC，其晶粒对晶粒I/O密度可提升约1.8倍。随着HBM4与未来HBM4E导入，先进封装将直接决定AI芯片效能上限，产业竞争焦点由制程微缩，进一步转向封装整合能力。

台积电在美国建设先进封装厂，折射出两大趋势，一是AI数据中心需求推动封装规模快速放大，二是地缘政治与供应链韧性要求提升，使先进封装需贴近北美客户。此举不仅能巩固台积电在AI芯片供应链的主导地位，也有助于就近抢占美系云端服务商（CSP）订单。

在产能方面，台积电以CoWoS为主的先进封装产能预计将从今年的130万片增加至2027年的200万片。而这些产能提升预计将通过在中国台湾和美国的扩产来实现。

台积电已在竹科、南科、桃园龙潭、中科、以及苗栗竹南已设有5座先进封测厂。业内分析，台积电竹科先进封装一厂支援新竹和台中2纳米高阶制程所需先进封装，龙潭先进封测3厂主要布局苹果高阶处理器所需晶圆级多晶片模组封装（WMCM）和InFO封装；中科先进封装5厂未来将支援台中晶圆25厂2纳米制程先进封装；苗栗竹南先进封测6厂整合SoIC、InFO、CoWoS及先进测试等，其中SoIC为主要产能。位于嘉义的先进封测7厂，是台积电在中国台湾的第6座先进封测厂。台积电在1月下旬指出，嘉义先进封测7厂将成为台积电最大的先进封测厂区，预估嘉义7厂将整合CoPoS、SoiC以及WMCM等先进封装产能。台积电可能通过旗下采钰设立首条CoPoS实验线，不排除在台积电兴建的嘉义先进封测7厂生产，目标规划2028年底至2029年量产。

台积电预计在亚利桑那投资1650亿美元，建设6座晶圆厂、2座先进封装厂和1间研发中心。此外台积电通过与Amkor合作，在美国当地提供CoWoS封装。

此外，台积电还在积极布局光电整合，旗下TSMC-COUPE光子引擎将于2026年达成关键里程碑，采用COUPE on substrate（基板）上的真共同封装光学（CPO）解决方案，正式迈入量产。相较传统电路板上可插拔光模块，新技术可将光子组件直接整合至封装内部，使功耗效率提升2倍，并将传输延迟降低达90%。 目前已应用于200Gbps微环调变器（MRM），被视为未来数据中心机架间高速互连的重要关键。随着AI数据中心规模扩张，业界普遍认为光互连将走上舞台，CPO技术可望成为下一波产业升级的主角。

在车用与实体AI领域，台积电同步强化先进制程布局，宣布推出首款采用纳米片晶体管架构的车用制程N2A。 相较前一代N3A，在相同功耗下速度可提升15%至20%，并预计于2028年完成AEC-Q100车规认证。台积电在N2P制程设计套件中提供车用版本，让客户可在正式验证完成前即提前启动设计，加速产品开发时程。同时，N3A制程已于2026年进入量产阶段，台积电通过Auto Early计划提前开放设计，使车用芯片开发周期大幅缩短。目前已有超过10项客户产品采用N3A制程，显示先进制程正快速导入汽车电子与自动驾驶应用。

此外，在特殊制程方面，台积电也将高压技术导入FinFET世代，推出N16HV制程，主攻显示驱动与近眼显示应用。相较N28HV，N16HV在智能手机应用可提升41%闸极密度并降低35%功耗，在AR/VR等近眼装置则可缩小约40%晶片面积并降低逾两成功耗，强化穿戴装置与AI眼镜发展潜力。