三星电子HBM4专用DRAM，良率低于60%

据报道，三星电子正全力提升第六代高带宽内存HBM4所用DRAM的生产良率。尽管业内最先进的1c DRAM良率提升速度快于预期，但HBM4所需的有效良率仍需进一步改善。

三星电子1c DRAM良率近期已提升至具备实际意义的水平。业内估算，1c DRAM良率已突破 80%，达到通常所说的成熟良率。但行业普遍认为，这一水平尚不能直接等同于HBM4的量产良率。三星内外测算显示，目前HBM4专用DRAM良率仍低于60%。公司当前计划是在今年下半年将HBM4 DRAM良率提升至接近完美水平，从而加强对英伟达等主要人工智能客户的供货能力。HBM4所用DRAM需要额外经过堆叠、封装、散热控制、信号稳定性保障等工序，因此即便基于相同1c工艺，通用DRAM与HBM4 DRAM的制造难度截然不同。

一位半导体行业人士表示：“HBM4采用多颗DRAM垂直堆叠结构并以超高速运行，因此对均匀性与精度的要求远高于通用 DRAM。即便单颗芯片良率达到一定水平，在组装成最终HBM4成品的过程中，良率仍可能再次下滑。” 他同时指出：“三星1c DRAM良率提升是积极信号，但以HBM4标准衡量，仍难言已达到成熟良率。”

三星电子已开始出货HBM4。虽然顺利完成技术验证并实现初期入市，但业内普遍认为，真正的大规模量产竞争将由良率与成本稳定度决定。在HBM市场，比起单纯率先推出产品，更重要的是在稳定良率下实现规模化供货。若良率偏低，不仅难以保障出货量，也很难维持盈利能力。

三星加速提升HBM4 DRAM良率的原因，也与工艺成本密切相关。三星原本制定战略，凭借先进DRAM工艺优势在HBM4性能上超越SK海力士，但据悉初期试产过程中试错成本极高。特别是先进DRAM必须使用极紫外（EUV）光刻设备，而三星采用的EUV层数量多于竞争对手，意味着工艺步骤更多。若无法实现成熟良率，生产成本压力必然居高不下。

业内对三星HBM4战略的评价是：初期入市成功，但真正的较量才刚刚开始。对三星而言，今年下半年将HBM4 DRAM良率拉至成熟水平已是最紧迫任务。如果说1c DRAM良率提升是先进工艺回归正轨的信号，那么HBM4有效良率的稳定，则被视为巩固AI内存市场领导地位的最终关口。

不仅HBM4良率遇阻，三星电子2nm工艺也遭遇了60%量产良率的壁垒，目前良率仅停留在55% 中段水平，尚未进入量产稳定区间；若再经过后段封装等工序，实际有效良率预计仅 40% 出头。业界评价认为，三星虽成功实现技术突破，但距离拿下全球大型科技企业订单仍力有不足。

良率提升速度本身较快。据悉，三星代工2nm良率在去年下半年仅为20%区间，不到一年便提升至55%中段，技术上已达到可运行产线的水平。而这得益于比特币挖矿芯片订单流入，积累了大量工艺经验。考虑到2nm这种超精细工艺的难度，这一提升速度被认为非同寻常。

但业界普遍认为，目前仍只是“半成熟工艺”。在近一半晶圆都作为不良品废弃的结构下，无论价格竞争力还是交期稳定性都不达标。特别是考虑到性能分级、封装过程中的损耗，能够实际产生收益的芯片比例将进一步降至40%。尖端工艺单张晶圆价值高达数千万韩元，良率每相差1%，每年营业利润差距可达数千亿至万亿韩元。这势必对三星代工业务改善盈利造成重大阻碍。

业内人士表示：“50%中段良率仅代表工艺‘能跑起来’，并非客户可以放心托付的阶段。这是交期与品质波动性风险同时存在的区间。”反观竞争对手台积电，2nm工艺已实现60%~70%稳定良率。因此，三星目前55%中段良率虽属于技术突破阶段，但被视为争取大客户仍显不足的过渡期，即虽取得明显进展，但距离真正规模化量产仍有难度。