最近西安电子科技大学杭州研究院罗拯东教授等提出了一种具有垂直电荷输运沟道的铁电场效应晶体管,为非易失性存储器件和神经形态器件等领域的研究提供了新的思路。目前,在人工智能相关应用的推动下,基于非易失性存储器件和非冯(non von Neumann)架构的存内计算方案正以提升速度和能效的潜力受到关注。其中,晶体管型固态非易失性存储器,如铁电场效应晶体管(FeFETs),长期以来被视为存内计算方案的有力候选。然而,FeFETs阵列的高密度集成需要更小尺寸的FeFETs,至今仍是一个巨大的挑战。本文提出的新方案采用了铁电栅极和范德华(vdW)异质结沟道垂直集成的方式,使电荷传输通道方向垂直于衬底面,有效减小了器件面积。这种VT-FeFET不仅表现出稳定的非易失性存储特性,而且还可用于神经突触器件。基于器件电导渐变开关特性的监督学习的人工神经网络模拟表明,该网络对MNIST手写数字具有出色的分类准确率。这些发现表明,所提出的VT-FeFET可以为未来的非易失性存储器以及更先进的神经形态计算系统提供新的解决方案。
文中演示的VT-FeFET器件采用了MoS2/MoTe2范德华异质结作为垂直传输半导体沟道。石墨烯层位于范德华异质结下方,作为漏极(D),而金属转移在MoS2横向沟道上方作为源极(S),MoS2/MoTe2范德华异质结上沉积了100nm的聚合物铁电薄膜(P(VDF-TrFE)),作为铁电栅介质层。由于栅极介质和载流子传输沟道是垂直集成的,可以最大化VT-FeFETs的三维集成能力,因而有效减小器件占用的面积,这一突出特点使得在将其集成到大规模交叉阵列中时,可以实现紧凑的器件结构。VT-FeFET器件利用垂直范德华异质结沟道的能带排列与铁电极化之间的耦合效应来实现器件电导状态的调制,器件开关比超过105,满足高性能的固态非易失性存储器的要求。除了对器件的高阻态(HRS)和低阻态(LRS)进行二值调制外,VT-FeFETs还表现出优异的忆阻特性,具有多个稳定的电导状态,可扩展到突触器件应用。
图1 VT-FeFET的结构图示及主要电学特性。a)器件示意图及照片,b)输出特性曲线,c)转移特性曲线,d)长时程突触可塑性
此外,基于VT-FeFET的长时程可塑性,文章评估了使用反向传播算法的人工神经网络(ANN)模拟VT-FeFETs进行监督学习的性能。非理想LTP/LTD权重更新方案中的非线性会显著影响学习准确性,对于所提出的VT-FeFET,文章应用非对称电压脉冲方案来抑制权重更新过程的非线性。对于ANN模拟,乘积累加运算(MAC)是通过基尔霍夫定律和欧姆定律实现的,其中交叉阵列的电压输入和电导更新是并行的。当使用基于浮点数的运算符时,手写字符图像识别达到了98.27%的准确率。为了验证识别功能的鲁棒性,文中还研究了基于VT-FeFET的ANN对环境噪声的敏感程度。在γ=0.85和ζ=80时,准确率下降仅在2%以内,稳定且出色的识别率验证了VT-FeFET突触器件在实际神经形态计算架构中的优势。
图2 基于VT-FeFET的LTP/LTD特性的ANN仿真结果 a) 基于反向传播算法的ANN模拟器示意图。b) 用于仿真的LTP/LTD。c) 不同级别的椒盐噪声和瑞利噪声下的MNIST手写数字图像。在没有添加噪声(d)、椒盐噪声γ=0.85(e)和瑞利噪声ζ=80(f)的情况下,分别得到的模拟混淆矩阵结果。
这一研究成果以 “Solid-state nonvolatile memories based on vdW heterostructure-based vertical-transport ferroelectric field-effect transistors”为题将发表在Science China Information Sciences 2024年67卷第6期的“硅基二维材料专题”(Special Topic: Silicon-compatible 2D Materials Technologies)上。本文第一作者为西安电子科技大学在读博士杨麒玉,通讯作者为西安电子科技大学微电子学院/杭州研究院罗拯东教授和西北工业大学物理学院甘雪涛教授。研究得到了国家重点研发计划、国家自然科学基金、浙江省自然科学基金、宁波市重点研发计划等项目的支持。
本文转自媒体报道或网络平台,系作者个人立场或观点。我方转载仅为分享,不代表我方赞成或认同。若来源标注错误或侵犯了您的合法权益,请及时联系客服,我们作为中立的平台服务者将及时更正、删除或依法处理。